CLKOUT/
GCLK2_50
GCLK1_50
A[0:31]
TS
Address Controlled by SAM
Table 15-18
shows how MxMR[AMx] settings affect address multiplexing.
External Bus
AM x
A16 A17 A18 A19 A20 A21 A22 A23 A24 A25 A26 A27 A28 A29 A30 A31
Address Pin
000 Signal Driven
—
on External
001
—
Pin when
Address
010
A6
Multiplexing
011
—
is Enabled
100
A4
101
—
Freescale Semiconductor
RAM Word 1
Figure 15-43. Address Multiplex Timing
Table 15-18. Address Multiplexing
—
A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21 A22 A23
A8
A9
A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21 A22
A7
A8
A9
A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21
A6
A7
A8
A9
A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20
A5
A6
A7
A8
A9
A4
A5
A6
A7
A8
MPC885 PowerQUICC Family Reference Manual, Rev. 2
Address Controlled by AMx of previous RAM word
RAM Word 2
A10 A11 A12 A13 A14 A15 A16 A17 A18 A19
A9
A10 A11 A12 A13 A14 A15 A16 A17 A18
Memory Controller
15-47