STMicroelectronics SPC572L series Reference Manual page 29

RM0400
48.4.78 Octet count for frames received without error (IEEE_R_OCTETS_OK) . .
48.5 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1338
48.5.1
48.5.2
48.5.3
48.5.4
48.5.5
48.5.6
48.5.7
48.5.8
48.5.9
48.5.10 FEC frame reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1349
48.5.11 Ethernet address recognition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1350
48.5.12 Hash algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1352
48.5.13 Full duplex flow control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1355
48.5.14 Inter-Packet Gap (IPG) time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1356
48.5.15 Collision managing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1356
48.5.16 MII internal and external loopback . . . . . . . . . . . . . . . . . . . . . . . . . . . 1356
48.5.17 RMII loopback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1356
48.5.18 RMII echo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1357
48.5.19 Ethernet error-managing procedure . . . . . . . . . . . . . . . . . . . . . . . . . 1357
49 SENT Receiver (SRX) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1359
49.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1359
49.1.1
49.1.2
49.1.3
49.1.4
49.2 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1364
49.2.1
49.3 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . 1364
49.3.1
49.3.2
49.3.3
49.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1397
49.4.1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1338
MII data frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1338
MII management frame structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1339
Buffer descriptors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1340
Initialization sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1345
User initialization (Prior to Setting ECR[ETHER_EN]) . . . . . . . . . . . . 1345
Microcontroller initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1346
User initialization (after setting ECR[ETHER_EN]) . . . . . . . . . . . . . . 1346
Network interface options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1346
FEC frame transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1348
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1360
Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1361
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1362
Design overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1363
SENT_RX [(CH-1):0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1364
Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1364
Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1366
Register Classification for Safety . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1396
Initialization sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1397
DocID027809 Rev 4
Contents
29/2058
43