STMicroelectronics SPC572L series Reference Manual page 37

RM0400
62.2 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1804
62.2.1
62.2.2
62.2.3
62.2.4
62.2.5
62.2.6
62.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1807
62.4 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . 1807
62.4.1
63 Sequence Processing Unit (SPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1815
63.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1815
63.1.1
63.1.2
63.1.3
63.2 SPU actions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1819
63.3 Operation mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1820
63.3.1
63.4 SPU module interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1820
63.5 Register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1820
63.5.1
63.6 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1854
63.6.1
63.6.2
63.6.3
63.6.4
63.6.5
63.6.6
63.6.7
63.6.8
64 Development Trigger Semaphore (DTS) . . . . . . . . . . . . . . . . . . . . . . 1864
64.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1864
64.2 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1864
64.3 DTS device connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1866
Module architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1804
JTAGM Ready signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1805
EVTO and EVTI signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1805
JTAGM configuration and status monitoring . . . . . . . . . . . . . . . . . . . 1806
JTAGM to DCI serial interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1806
Software interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1807
Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1807
SPU block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1815
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1816
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1818
SPU enable/disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1820
Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1825
Input Mux unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1854
Processor exception vector encoding . . . . . . . . . . . . . . . . . . . . . . . . 1856
State logic unit (SLU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1857
Sequence formation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1858
Performance counters/timers unit . . . . . . . . . . . . . . . . . . . . . . . . . . . 1861
Action unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1862
Optional trace group . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1862
Format for CKSRC & CKDATA Values . . . . . . . . . . . . . . . . . . . . . . . 1863
DocID027809 Rev 4
Contents
37/2058
43