STMicroelectronics SPC572L series Reference Manual page 24

Contents
46.2.4
46.2.5
46.2.6
46.2.7
46.2.8
46.3 Memory map/register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1140
46.3.1
46.3.2
46.3.3
46.3.4
46.3.5
46.3.6
46.3.7
46.3.8
46.3.9
46.3.10 DSPI Transmit FIFO Registers (DSPI_TXFRn) . . . . . . . . . . . . . . . . . 1163
46.3.11 DSPI Receive FIFO Registers (DSPI_RXFRn) . . . . . . . . . . . . . . . . . 1163
46.3.12 DSPI DSI Configuration Register 0 (DSPI_DSICR0) . . . . . . . . . . . . . 1164
46.3.13 DSPI DSI Serialization Data Register 0 (DSPI_SDR0) . . . . . . . . . . . 1166
46.3.14 DSPI DSI Alternate Serialization Data Register 0 (DSPI_ASDR0) . . 1167
46.3.15 DSPI DSI Transmit Comparison Register 0 (DSPI_COMPR0) . . . . . 1168
46.3.16 DSPI DSI Deserialization Data Register 0 (DSPI_DDR0) . . . . . . . . . 1168
46.3.17 DSPI DSI Configuration Register 1 (DSPI_DSICR1) . . . . . . . . . . . . . 1169
46.3.18 DSPI DSI Serialization Source Select Register 0 (DSPI_SSR0) . . . . 1170
46.3.19 DSPI DSI Deserialized Data Interrupt Mask Register 0 (DSPI_DIMR0) . .
46.3.20 DSPI DSI Deserialized Data Polarity Interrupt Register 0 (DSPI_DPIR0) .
46.3.21 DSPI DSI Serialization Data Register 1 (DSPI_SDR1) . . . . . . . . . . . 1172
46.3.22 DSPI DSI Alternate Serialization Data Register 1 (DSPI_ASDR1) . . 1173
46.3.23 DSPI DSI Transmit Comparison Register 1 (DSPI_COMPR1) . . . . . 1174
46.3.24 DSPI DSI Deserialization Data Register 1 (DSPI_DDR1) . . . . . . . . . 1174
46.3.25 DSPI DSI Serialization Source Select Register 1 (DSPI_SSR1) . . . . 1175
46.3.26 DSPI DSI Deserialized Data Interrupt Mask Register 1 (DSPI_DIMR1) . .
24/2058
PCS5/PCSS - Peripheral Chip Select 5/Peripheral Chip Select Strobe .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1139
PCS[6] - PCS[7] - Peripheral Chip Selects 6 - 7 . . . . . . . . . . . . . . 1140
SIN - Serial Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1140
SOUT - Serial Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1140
SCK - Serial Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1140
DSPI Module Configuration Register (DSPI_MCR) . . . . . . . . . . . . . . 1143
DSPI Transfer Count Register (DSPI_TCR) . . . . . . . . . . . . . . . . . . . 1146
DSPI Clock and Transfer Attributes Register (In Master Mode)
(DSPI_CTARn) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1147
DSPI Clock and Transfer Attributes Register (In Slave Mode)
(DSPI_CTARn_SLAVE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1152
DSPI Status Register (DSPI_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1153
DSPI DMA/Interrupt Request Select and Enable Register (DSPI_RSER)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1156
DSPI PUSH FIFO Register In Master Mode (DSPI_PUSHR) . . . . . . 1159
DSPI PUSH FIFO Register In Slave Mode (DSPI_PUSHR_SLAVE) 1161
DSPI POP FIFO Register (DSPI_POPR) . . . . . . . . . . . . . . . . . . . . . 1162
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1171
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1172
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1175
DocID027809 Rev 4
RM0400