STMicroelectronics SPC572L series Reference Manual page 78

List of figures RM0400
Figure 554. Streaming transfer with data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1105
Figure 555. Write Acknowledge transfer (LFAST encapsulation is not shown) . . . . . . . . . . . . . . . . . 1105
Figure 556. ID request transfer (LFAST encapsulation is not shown) . . . . . . . . . . . . . . . . . . . . . . . . 1106
Figure 557. ID request response transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1106
Figure 558. SIPI single register write API . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1107
Figure 559. SIPI Single Register Write API - Flow Chart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1108
Figure 560. SIPI Multiple Register Write API . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1109
Figure 561. SIPI Single Register Read API . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1110
Figure 562. SIPI multiple register read API . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1111
Figure 563. SIPI data stream model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1112
Figure 564. SIPI data stream model - Initiator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1112
Figure 565. SIPI data stream model - Target. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1113
Figure 566. SIPI data stream with acknowledge trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1113
Figure 567. Interrupt description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1117
Figure 568. SIPI control & status overview - Register transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1118
Figure 569. SIPI Channel Control Register (SIPI_CCRn) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1120
Figure 570. Channel Status Register (CSRn) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1122
Figure 571. SIPI Channel Interrupt Register (SIPI_CIRn) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1123
Figure 572. SIPI Channel Timeout Register (SIPI_CTORn) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1124
Figure 573. SIPI Channel CRC Register (SIPI_CCRCn) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1124
Figure 574. SIPI Channel address Register (SIPI_CARn). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1125
Figure 575. SIPI Channel Data Register (SIPI_CDRn) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1126
Figure 576. SIPI Module Configuration Register (SIPI_MCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1127
Figure 577. SIPI Status Register (SIPI_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1129
Figure 578. SIPI Max Count Register (SIPI_MAXCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1130
Figure 579. SIPI Address Reload Register (SIPI_ARR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1131
Figure 580. SIPI Address Count Register (SIPI_ACR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1131
Figure 581. SIPI Channel Error Register (SIPI_ERR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1132
Figure 582. DSPI block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1134
Figure 583. DSPI with queues and DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1137
Figure 584. DSPI Module Configuration Register (DSPI_MCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1143
Figure 585. DSPI Transfer Count Register (DSPI_TCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1146
Figure 586. DSPI Clock and Transfer Attributes Register (In Master Mode) (DSPI_CTARn) . . . . . . 1147
Figure 587. DSPI Clock and Transfer Attributes Register (In Slave Mode) (DSPI_CTARn_SLAVE) 1152
Figure 588. DSPI Status Register (DSPI_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1154
Figure 589. DSPI DMA/Interrupt Request Select and Enable Register (DSPI_RSER) . . . . . . . . . . . 1157
Figure 590. DSPI PUSH FIFO Register In Master Mode (DSPI_PUSHR). . . . . . . . . . . . . . . . . . . . . 1160
Figure 591. DSPI PUSH FIFO Register In Slave Mode (DSPI_PUSHR_SLAVE) . . . . . . . . . . . . . . . 1162
Figure 592. DSPI POP FIFO Register (DSPI_POPR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1162
Figure 593. DSPI Transmit FIFO Registers (DSPI_TXFRn) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1163
Figure 594. DSPI Receive FIFO Registers (DSPI_RXFRn). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1164
Figure 595. DSPI DSI Configuration Register 0 (DSPI_DSICR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1164
Figure 596. DSPI DSI Serialization Data Register 0 (DSPI_SDR0). . . . . . . . . . . . . . . . . . . . . . . . . . 1167
Figure 597. DSPI DSI Alternate Serialization Data Register 0 (DSPI_ASDR0). . . . . . . . . . . . . . . . . 1167
Figure 598. DSPI DSI Transmit Comparison Register 0 (DSPI_COMPR0). . . . . . . . . . . . . . . . . . . . 1168
Figure 599. DSPI DSI Deserialization Data Register 0 (DSPI_DDR0) . . . . . . . . . . . . . . . . . . . . . . . 1168
Figure 600. DSPI DSI Configuration Register 1 (DSPI_DSICR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1169
Figure 601. DSPI DSI Serialization Source Select Register 0 (DSPI_SSR0) . . . . . . . . . . . . . . . . . . 1171
Figure 602. DSPI DSI Deserialized Data Interrupt Mask Register 0 (DSPI_DIMR0). . . . . . . . . . . . . 1171
Figure 603. DSPI DSI Deserialized Data Polarity Interrupt Register 0 (DSPI_DPIR0) . . . . . . . . . . . 1172
Figure 604. DSPI DSI Serialization Data Register 1 (DSPI_SDR1). . . . . . . . . . . . . . . . . . . . . . . . . . 1173
Figure 605. DSPI DSI Alternate Serialization Data Register 1 (DSPI_ASDR1). . . . . . . . . . . . . . . . . 1173
78/2058 DocID027809 Rev 4