STMicroelectronics SPC572L series Reference Manual page 38

Contents
64.3.1
64.4 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . 1867
64.4.1
64.5 Example application . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1870
65 Nexus Aurora Router (NAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1873
65.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1873
65.2 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1874
65.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1874
65.4 Register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1874
65.4.1
65.4.2
65.4.3
65.4.4
65.4.5
65.4.6
65.5 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1887
65.5.1
65.5.2
65.5.3
65.5.4
65.5.5
65.5.6
65.5.7
65.5.8
65.5.9
65.5.10 Internal message generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1896
65.5.11 Timestamp function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1900
65.5.12 Overlay and internal trace memory full status generation . . . . . . . . . 1901
65.5.13 Configuration/debug interface JTAG (1149.1) . . . . . . . . . . . . . . . . . . 1902
65.5.14 Trace memory bus controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1905
65.5.15 Legacy client interface controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1907
65.6 Initialization information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1908
65.7 Application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1908
38/2058
DTS register access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1867
Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1868
Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1875
Message filtering registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1878
Trace memory bus configuration registers . . . . . . . . . . . . . . . . . . . . . 1881
Suppress mode triggers register (NAR_STCR) . . . . . . . . . . . . . . . . . 1883
Receive queue client disable register (NAR_CDR) . . . . . . . . . . . . . . 1885
Trace Memory fill level and partition configuration register
(NAR_AHFPAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1887
Reset/Startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1887
Operation modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1888
Data reception and arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1890
Suppress mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1891
Stall detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1892
Output arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1893
Message translation and formatting . . . . . . . . . . . . . . . . . . . . . . . . . . 1894
Aurora interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1895
Trace memory bus output port usage . . . . . . . . . . . . . . . . . . . . . . . . 1895
DocID027809 Rev 4
RM0400