STMicroelectronics SPC572L series Reference Manual page 82

List of figures RM0400
Figure 762. Frames received OK (IEEE_R_FRAME_OK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1336
Figure 763. Frames received with CRC error (IEEE_R_CRC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1336
Figure 764. Frames received with alignment error (IEEE_R_ALIGN) . . . . . . . . . . . . . . . . . . . . . . . . 1337
Figure 765. Receive FIFO overflow count (IEEE_R_MACERR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1337
Figure 766. Flow control pause frames received (IEEE_R_FDXFC) . . . . . . . . . . . . . . . . . . . . . . . . . 1337
Figure 767. Octet count for frames received without error (IEEE_R_OCTETS_OK). . . . . . . . . . . . . 1338
Figure 768. MII data frame format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1338
Figure 769. MII nibble/octet to octet/nibble mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1339
Figure 770. MII management frame format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1339
Figure 771. Receive Buffer Descriptor (RxBD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1342
Figure 772. Transmit Buffer Descriptor (TxBD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1344
Figure 773. Ethernet address recognition-receive block decisions . . . . . . . . . . . . . . . . . . . . . . . . . 1351
Figure 774. Ethernet address recognition-microcode decisions . . . . . . . . . . . . . . . . . . . . . . . . . . . 1352
Figure 775. RMII loopback mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1357
Figure 776. RMII echo mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1357
Figure 777. SENT block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1362
Figure 778. Global Control Register (GBL_CTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1367
Figure 779. Channel Enable Register (CHNL_EN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1369
Figure 780. Global Status Register (GBL_STATUS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1370
Figure 781. Fast Message Ready Status Register (FMSG_RDY) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1371
Figure 782. Slow Serial Message Ready Status Register (SMSG_RDY) . . . . . . . . . . . . . . . . . . . . . 1373
Figure 783. Data Control Register 1 (DATA_CTRL1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1374
Figure 784. Data Control Register 2 (DATA_CTRL2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1376
Figure 785. Fast Message DMA Control Register (FDMA_CTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . 1378
Figure 786. Slow Serial Message DMA Control Register (SDMA_CTRL) . . . . . . . . . . . . . . . . . . . . . 1379
Figure 787. Fast Message Ready Interrupt Enable Register (FRDY_IE) . . . . . . . . . . . . . . . . . . . . . 1380
Figure 788. Slow Serial Message Ready Interrupt Enable Register (SRDY_IE) . . . . . . . . . . . . . . . 1381
Figure 789. DMA Fast Message Data Read Register (DMA_FMSG_DATA) . . . . . . . . . . . . . . . . . . 1382
Figure 790. DMA Fast Message CRC Read Register (DMA_FMSG_CRC) . . . . . . . . . . . . . . . . . . . 1383
Figure 791. DMA Fast Message Time Stamp Read Register (DMA_FMSG_TS) . . . . . . . . . . . . . . . 1384
Figure 792. DMA Slow Serial Message Bit3 Read Register (DMA_SMSG_BIT3). . . . . . . . . . . . . . . 1385
Figure 793. DMA Slow Serial Message Bit2 Read Register (DMA_SMSG_BIT2). . . . . . . . . . . . . . . 1386
Figure 794. DMA Slow Serial Message Time Stamp Read Register (DMA_SMSG_TS) . . . . . . . . . 1387
Figure 795. Channel 'n' Clock Control Register (CHn_CLK_CTRL) . . . . . . . . . . . . . . . . . . . . . . . . . 1388
Figure 796. Channel 'n' Status Register (CHn_STATUS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1390
Figure 797. Channel 'n' Configuration Register (CHn_CONFIG). . . . . . . . . . . . . . . . . . . . . . . . . . . . 1393
Figure 798. Fast Message DMA read logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1399
Figure 799. Slow Serial Message DMA read logic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1401
Figure 800. Enhanced Serial Message with 8-bit ID field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1401
Figure 801. Enhanced Serial Message with 4-bit ID field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1401
Figure 802. Short serial message . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1402
Figure 803. Input programmable filter timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1405
Figure 804. SENT Receiver module clock domains . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1409
Figure 805. Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1412
Figure 806. Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1415
Figure 807. Structure of LIN frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1415
Figure 808. Structure of byte field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1415
Figure 809. Break field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1416
Figure 810. Sync byte field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1416
Figure 811. Identifier field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1416
Figure 812. Operating modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1417
Figure 813. LinFlexD pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1418
82/2058 DocID027809 Rev 4