STMicroelectronics SPC572L series Reference Manual page 85

RM0400 List of figures
Figure 918. SEC_SWT_CPU bit configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1548
Figure 919. BAF DCF ADDR client configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1549
Figure 920. DATA32 DCF client configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1550
Figure 921. DATA16 DCF Client COnfiguration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1550
Figure 922. DATA8 DCF Client COnfiguration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1550
Figure 923. Flow of control during serial boot . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1552
Figure 924. Start address, VLE bit, NO_ECHO bit and download size in bytes . . . . . . . . . . . . . . . . 1555
Figure 925. Start address, VLE bit, NO_ECHO bit and download size in bytes . . . . . . . . . . . . . . . . 1555
Figure 926. LINFlexD bit timing in UART mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1556
Figure 927. M_CAN Bit Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1557
Figure 928. SSCM block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1560
Figure 929. System Status Register (STATUS). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1562
Figure 930. System memory and ID register (MEMCONFIG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1563
Figure 931. Error Configuration Register (ERROR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1563
Figure 932. Processor Start Address Register (PSA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1564
Figure 933. Life Cycle Status Register (LCSTAT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1565
Figure 934. Appending DCF records . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1567
Figure 935. Digital PMC block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1571
Figure 936. Supply Gauge register (GR_S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1573
Figure 937. Pending Gauge Status register (GR_P) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1575
Figure 938. Interrupt Enable Pending register (IE_P) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1576
Figure 939. Event Pending register (EPR_VD2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1578
Figure 940. Event Pending register (EPR_VD3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1578
Figure 941. Reset Event Enable register (REE_VD3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1579
Figure 942. Reset Event Select register (RES_VD3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1580
Figure 943. Event Pending register (EPR_VD10) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1581
Figure 944. Reset Event Enable register (REE_VD10) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1582
Figure 945. Reset Event Select register (RES_VD10) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1583
Figure 946. Event Pending register (EPR_VD14) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1584
Figure 947. Reset Event Enable register (REE_VD14) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1585
Figure 948. Reset Event Select register (RES_VD14) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1585
Figure 949. Voltage Supply for I/O Segments register (VSIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1586
Figure 950. Main Regulator Control register (MREG_CTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1587
Figure 951. Event Pending register (EPR_TD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1587
Figure 952. Reset Event Enable register (REE_TD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1588
Figure 953. Reset Event Select register (RES_TD). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1589
Figure 954. Temperature Sensor Configuration register (CTL_TD). . . . . . . . . . . . . . . . . . . . . . . . . . 1590
Figure 955. MC_PCU block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1594
Figure 956. Power Domain Status Register (PCU_PSTAT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1595
Figure 957. MC_ME block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1598
Figure 958. Global Status Register (ME_GS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1604
Figure 959. Mode Control Register (ME_MCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1606
Figure 960. Mode Enable Register (ME_ME) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1607
Figure 961. Interrupt Status Register (ME_IS). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1609
Figure 962. Interrupt Mask Register (ME_IM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1610
Figure 963. Invalid Mode Transition Status Register (ME_IMTS) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1611
Figure 964. Debug Mode Transition Status Register (ME_DMTS) . . . . . . . . . . . . . . . . . . . . . . . . . . 1612
Figure 965. RESET Mode Configuration Register (ME_RESET_MC). . . . . . . . . . . . . . . . . . . . . . . . 1616
Figure 966. TEST Mode Configuration Register (ME_TEST_MC) . . . . . . . . . . . . . . . . . . . . . . . . . . 1616
Figure 967. SAFE Mode Configuration Register (ME_SAFE_MC) . . . . . . . . . . . . . . . . . . . . . . . . . . 1617
Figure 968. DRUN Mode Configuration Register (ME_DRUN_MC) . . . . . . . . . . . . . . . . . . . . . . . . . 1617
Figure 969. RUN0...3 Mode Configuration Registers (ME_RUN0...3_MC) . . . . . . . . . . . . . . . . . . . . 1618
DocID027809 Rev 4 85/2058
90