STMicroelectronics SPC572L series Reference Manual page 9

RM0400
18.6.2
18.6.3
18.7 Initialization/application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . 372
18.7.1
18.7.2
18.7.3
18.7.4
18.7.5
18.7.6
18.7.7
18.7.8
18.7.9
18.7.10 Examining LIFO contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 381
18.8 Interrupt sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 382
19 Enhanced Direct Memory Access (eDMA) . . . . . . . . . . . . . . . . . . . . . 383
19.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 383
19.1.1
19.2 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384
19.2.1
19.2.2
19.2.3
19.3 Memory map/register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 385
19.3.1
19.3.2
19.3.3
19.3.4
19.3.5
19.3.6
19.3.7
19.3.8
19.3.9
19.3.10 Clear Error Register (DMA_CERR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 407
19.3.11 Set START Bit Register (DMA_SSRT) . . . . . . . . . . . . . . . . . . . . . . . . 408
19.3.12 Clear DONE Status Bit Register (DMA_CDNE) . . . . . . . . . . . . . . . . . . 408
19.3.13 Interrupt Request Register Low (DMA_INTL) . . . . . . . . . . . . . . . . . . . 409
19.3.14 Error Register Low (DMA_ERRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411
Priority management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 368
Handshaking with processor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 369
Initialization flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 372
Interrupt exception handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 373
ISR, RTOS, and task hierarchy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 375
Order of execution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 375
Priority ceiling protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 377
Selecting priorities according to request rates and deadlines . . . . . . . 379
Software-settable interrupt requests . . . . . . . . . . . . . . . . . . . . . . . . . . 380
Lowering priority within an ISR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 380
Negating an interrupt request outside of its ISR . . . . . . . . . . . . . . . . . 381
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 383
Normal mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384
Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384
Wait mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 385
Control Register (DMA_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 397
Error Status Register (DMA_ES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 399
Enable Request Register Low (DMA_ERQL) . . . . . . . . . . . . . . . . . . . 400
Enable Error Interrupt Register Low (DMA_EEIL) . . . . . . . . . . . . . . . . 402
Set Enable Request Register (DMA_SERQ) . . . . . . . . . . . . . . . . . . . . 404
Clear Enable Request Register (DMA_CERQ) . . . . . . . . . . . . . . . . . . 405
Set Enable Error Interrupt Register (DMA_SEEI) . . . . . . . . . . . . . . . . 405
Clear Enable Error Interrupt Register (DMA_CEEI) . . . . . . . . . . . . . . 406
Clear Interrupt Request Register (DMA_CINT) . . . . . . . . . . . . . . . . . . 407
DocID027809 Rev 4
Contents
9/2058
43