STMicroelectronics SPC572L series Reference Manual page 48

List of tables
Table 205. Coherency model for method 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 449
Table 206. DMAMUX memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 451
Table 207. DMAMUX_CHCFGn field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 453
Table 208. MC_CGM relationship to clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 463
Table 209. Maximum system level clock frequencies. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 463
Table 210. JTAG frequencies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 464
Table 211. PLL register write protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 466
Table 212. PLL register reset values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 466
Table 213. XOSC register write protection
Table 214. XOSC register reset values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 468
Table 215. IRCOSC register reset values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 469
Table 216. LFAST and Ethernet use cases . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471
Table 217. Clock input sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 475
Table 218. CMU registers availability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 476
Table 219. CMU register write protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 476
Table 220. PLL Digital Interface memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 479
Table 221. PLLCR field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 480
Table 222. PLLSR field descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 481
Table 223. PLLDV field descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 482
Table 224. Signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 487
Table 225. CMU memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 488
Table 226. CMU_CSR field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 489
Table 227. CMU_FDR field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 490
Table 228. CMU_HFREFR field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 490
Table 229. CMU_LFREFR field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 491
Table 230. CMU_ISR field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 492
Table 231. CMU_MDR field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 493
Table 232. MC_CGM register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 497
Table 233. PCS Switch Duration Register (CGM_PCS_SDUR) field descriptions. . . . . . . . . . . . . . . 500
Table 234. PCS Divider Change Register 1 (CGM_PCS_DIVC1) field descriptions . . . . . . . . . . . . . 500
Table 235. PCS Divider Start Register 1 (CGM_PCS_DIVS1) field descriptions . . . . . . . . . . . . . . . . 501
Table 236. PCS Divider End Register 1 (CGM_PCS_DIVE1) field descriptions . . . . . . . . . . . . . . . . 501
Table 237. PCS Divider Change Register 2 (CGM_PCS_DIVC2) field descriptions . . . . . . . . . . . . . 502
Table 238. PCS Divider Start Register 2 (CGM_PCS_DIVS2) field descriptions . . . . . . . . . . . . . . . . 503
Table 239. PCS Divider End Register 2 (CGM_PCS_DIVE2) field descriptions . . . . . . . . . . . . . . . . 503
Table 240. PCS Divider Change Register 3 (CGM_PCS_DIVC3) field descriptions . . . . . . . . . . . . . 504
Table 241. PCS Divider Start Register 3 (CGM_PCS_DIVS3) field descriptions . . . . . . . . . . . . . . . . 505
Table 242. PCS Divider End Register 3 (CGM_PCS_DIVE3) field descriptions . . . . . . . . . . . . . . . . 505
Table 243. System Clock Select Status Register (CGM_SC_SS) field descriptions . . . . . . . . . . . . . 506
Table 244. System Clock Divider 0 Configuration Register (CGM_SC_DC0) field descriptions . . . . 507
Table 245. System Clock Divider 1 Configuration Register (CGM_SC_DC1) field descriptions . . . . 508
Table 246. Auxiliary Clock 0 Select Control Register (CGM_AC0_SC) field descriptions . . . . . . . . . 509
Table 247. Auxiliary Clock 0 Select Control Register (CGM_AC0_SC) field descriptions . . . . . . . . . 510
Table 248. Auxiliary Clock 0 Divider 0 Configuration Register (CGM_AC0_DC0) field
descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 510
Table 249. Auxiliary Clock 0 Divider 1 Configuration Register (CGM_AC0_DC1) field descriptions . 511
Table 250. Auxiliary Clock 0 Divider 2 Configuration Register (CGM_AC0_DC2) field descriptions . 512
Table 251. Auxiliary Clock 1 Select Control Register (CGM_AC1_SC) field descriptions . . . . . . . . . 513
Table 252. Auxiliary Clock 1 Select Status Register (CGM_AC1_SS) field descriptions . . . . . . . . . . 514
Table 253. Auxiliary Clock 1 Divider 0 Configuration Register (CGM_AC1_DC0) field
descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 514
Table 254. Auxiliary Clock 2 Divider 0 Configuration Register (CGM_AC2_DC0) field descriptions . 515
48/2058
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 468
DocID027809 Rev 4
RM0400