STMicroelectronics SPC572L series Reference Manual page 7

RM0400
12.6.4
12.6.5
13 System Integration Unit Lite2 (SIUL2) . . . . . . . . . . . . . . . . . . . . . . . . . 283
13.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283
13.1.1
13.1.2
13.1.3
13.2 Memory map and register description . . . . . . . . . . . . . . . . . . . . . . . . . . 286
13.2.1
13.2.2
13.3 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304
13.3.1
13.3.2
13.3.3
13.3.4
14 Crossbar Switch (XBAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 309
14.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 309
14.1.1
14.1.2
14.2 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314
14.2.1
14.2.2
14.2.3
14.3 Initialization/application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
15 Peripheral Bridge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 318
15.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 318
15.1.1
15.1.2
15.2 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . 318
15.2.1
15.2.2
15.2.3
15.3 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324
Interrupt Vector Prefix Registers (IVPR) . . . . . . . . . . . . . . . . . . . . . . . 273
Interrupt Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
Register protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304
Pad control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304
General purpose input or output pads (GPIO) . . . . . . . . . . . . . . . . . . . 305
External interrupts/DMA requests (EIRQ pins) . . . . . . . . . . . . . . . . . . 306
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 309
Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . 309
General operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315
Register coherency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315
Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 316
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 318
General operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 318
Master Privilege Registers (AIPS_MPRA) . . . . . . . . . . . . . . . . . . . . . . 319
Peripheral Access Control Registers (AIPS_PACRx) . . . . . . . . . . . . . 320
Off-Platform Peripheral Access Control Registers (AIPS_OPACRx) . . 321
DocID027809 Rev 4
Contents
7/2058
43