STMicroelectronics SPC572L series Reference Manual page 13

RM0400
23.5.3
24 Clock Generation Module (MC_CGM) . . . . . . . . . . . . . . . . . . . . . . . . . 495
24.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 495
24.1.1
24.1.2
24.2 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 497
24.3 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . 497
24.3.1
24.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 530
24.4.1
24.4.2
24.4.3
25 OSC Digital Interface (XOSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 542
25.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 542
25.2 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 542
25.2.1
25.2.2
25.2.3
25.2.4
25.3 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . 543
25.3.1
26 IRCOSC digital interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 546
26.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 546
26.2 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 546
26.3 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . 546
26.3.1
27 RAM controller (PRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 550
27.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 550
27.2 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . 551
27.2.1
27.3 SRAM ECC mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 552
27.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 553
CLKMN1 supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 493
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 495
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 497
Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 499
System Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 530
Auxiliary Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 535
Dividers Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 540
Oscillator power-down control and status . . . . . . . . . . . . . . . . . . . . . . 542
Oscillator startup delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 543
Oscillator clock available interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . 543
Oscillator bypass mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 543
Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 544
Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 547
Platform RAM Configuration Register 1 (PRAMC_PRCR1) . . . . . . . . 551
DocID027809 Rev 4
Contents
13/2058
43