ST STM32L4+ Series Reference Manual page 9

RM0432
8.4.1
8.4.2
8.4.3
8.4.4
8.4.5
8.4.6
8.4.7
8.4.8
8.4.9
8.4.10
8.4.11
8.4.12
9 System configuration controller (SYSCFG) . . . . . . . . . . . . . . . . . . . . 351
9.1 SYSCFG main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 351
9.2 SYSCFG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 351
9.2.1
9.2.2
9.2.3
9.2.4
9.2.5
9.2.6
9.2.7
9.2.8
9.2.9
9.2.10
9.2.11
GPIO port mode register (GPIOx_MODER)
(x =A to I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 342
GPIO port output type register (GPIOx_OTYPER)
(x = A to I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 342
GPIO port output speed register (GPIOx_OSPEEDR)
(x = A to I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 343
GPIO port pull-up/pull-down register (GPIOx_PUPDR)
(x = A to I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 343
GPIO port input data register (GPIOx_IDR)
(x = A to I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 344
GPIO port output data register (GPIOx_ODR)
(x = A to I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 344
GPIO port bit set/reset register (GPIOx_BSRR)
(x = A to I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 344
GPIO port configuration lock register (GPIOx_LCKR)
(x = A to I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 345
GPIO alternate function low register (GPIOx_AFRL)
(x = A to I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 346
GPIO alternate function high register (GPIOx_AFRH)
(x = A to I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 347
GPIO port bit reset register (GPIOx_BRR) (x = A to I) . . . . . . . . . . . . . 348
GPIO register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 349
SYSCFG memory remap register (SYSCFG_MEMRMP) . . . . . . . . . . 351
SYSCFG configuration register 1 (SYSCFG_CFGR1) . . . . . . . . . . . . 352
SYSCFG external interrupt configuration register 1
(SYSCFG_EXTICR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354
SYSCFG external interrupt configuration register 2
(SYSCFG_EXTICR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 356
SYSCFG external interrupt configuration register 3
(SYSCFG_EXTICR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 357
SYSCFG external interrupt configuration register 4
(SYSCFG_EXTICR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 359
SYSCFG SRAM2 control and status register (SYSCFG_SCSR) . . . . 360
SYSCFG configuration register 2 (SYSCFG_CFGR2) . . . . . . . . . . . . 361
SYSCFG SRAM2 write protection register (SYSCFG_SWPR) . . . . . . 362
SYSCFG SRAM2 key register (SYSCFG_SKR) . . . . . . . . . . . . . . . . . 362
SYSCFG SRAM2 write protection register 2 (SYSCFG_SWPR2) . . . 363
RM0432 Rev 6
Contents
9/2301
60