ST STM32L4+ Series Reference Manual page 19

RM0432
21.4.31 Dual ADC modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 671
21.4.32 Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 684
21.4.33 VBAT supply monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 686
21.4.34 Monitoring the internal voltage reference . . . . . . . . . . . . . . . . . . . . . . 687
21.5 ADC interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 688
21.6 ADC registers (for each ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 690
21.6.1
21.6.2
21.6.3
21.6.4
21.6.5
21.6.6
21.6.7
21.6.8
21.6.9
21.6.10 ADC watchdog threshold register 3 (ADC_TR3) . . . . . . . . . . . . . . . . . 706
21.6.11 ADC regular sequence register 1 (ADC_SQR1) . . . . . . . . . . . . . . . . . 707
21.6.12 ADC regular sequence register 2 (ADC_SQR2) . . . . . . . . . . . . . . . . . 708
21.6.13 ADC regular sequence register 3 (ADC_SQR3) . . . . . . . . . . . . . . . . . 709
21.6.14 ADC regular sequence register 4 (ADC_SQR4) . . . . . . . . . . . . . . . . . 710
21.6.15 ADC regular data register (ADC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . 711
21.6.16 ADC injected sequence register (ADC_JSQR) . . . . . . . . . . . . . . . . . . 711
21.6.17 ADC offset y register (ADC_OFRy) . . . . . . . . . . . . . . . . . . . . . . . . . . . 713
21.6.18 ADC injected channel y data register (ADC_JDRy) . . . . . . . . . . . . . . . 714
21.6.19 ADC Analog Watchdog 2 Configuration Register (ADC_AWD2CR) . . 714
21.6.20 ADC Analog Watchdog 3 Configuration Register (ADC_AWD3CR) . . 715
21.6.21 ADC Differential mode Selection Register (ADC_DIFSEL) . . . . . . . . . 715
21.6.22 ADC Calibration Factors (ADC_CALFACT) . . . . . . . . . . . . . . . . . . . . . 716
21.7 ADC common registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 716
21.7.1
21.7.2
21.7.3
21.8 ADC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 721
22 Digital-to-analog converter (DAC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 725
22.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 725
ADC interrupt and status register (ADC_ISR) . . . . . . . . . . . . . . . . . . . 690
ADC interrupt enable register (ADC_IER) . . . . . . . . . . . . . . . . . . . . . . 692
ADC control register (ADC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 694
ADC configuration register (ADC_CFGR) . . . . . . . . . . . . . . . . . . . . . . 697
ADC configuration register 2 (ADC_CFGR2) . . . . . . . . . . . . . . . . . . . 701
ADC sample time register 1 (ADC_SMPR1) . . . . . . . . . . . . . . . . . . . . 703
ADC sample time register 2 (ADC_SMPR2) . . . . . . . . . . . . . . . . . . . . 704
ADC watchdog threshold register 1 (ADC_TR1) . . . . . . . . . . . . . . . . . 705
ADC watchdog threshold register 2 (ADC_TR2) . . . . . . . . . . . . . . . . . 706
ADC common status register (ADC_CSR) . . . . . . . . . . . . . . . . . . . . . 716
ADC common control register (ADC_CCR) . . . . . . . . . . . . . . . . . . . . . 718
ADC common regular data register for dual mode (ADC_CDR) . . . . . 721
RM0432 Rev 6
Contents
19/2301
60