ST STM32L4+ Series Reference Manual page 24

Contents
28 Digital filter for sigma delta modulators (DFSDM) . . . . . . . . . . . . . . . 830
28.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 830
28.2 DFSDM main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 831
28.3 DFSDM implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 832
28.4 DFSDM functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 833
28.4.1
28.4.2
28.4.3
28.4.4
28.4.5
28.4.6
28.4.7
28.4.8
28.4.9
28.4.10 Analog watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 851
28.4.11 Short-circuit detector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 853
28.4.12 Extreme detector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 854
28.4.13 Data unit block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 854
28.4.14 Signed data format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 855
28.4.15 Launching conversions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 856
28.4.16 Continuous and fast continuous modes . . . . . . . . . . . . . . . . . . . . . . . . 856
28.4.17 Request precedence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 857
28.4.18 Power optimization in run mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 858
28.5 DFSDM interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 858
28.6 DFSDM DMA transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 860
28.7 DFSDM channel y registers (y=0..7) . . . . . . . . . . . . . . . . . . . . . . . . . . . 860
28.7.1
28.7.2
28.7.3
28.7.4
28.7.5
28.7.6
28.8 DFSDM filter x module registers (x=0..3) . . . . . . . . . . . . . . . . . . . . . . . . 866
28.8.1
28.8.2
24/2301
DFSDM block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 833
DFSDM pins and internal signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . 834
DFSDM reset and clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 835
Serial channel transceivers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 836
Configuring the input serial interface . . . . . . . . . . . . . . . . . . . . . . . . . . 846
Parallel data inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 846
Channel selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 848
Digital filter configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 849
Integrator unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 850
DFSDM channel y configuration register (DFSDM_CHyCFGR1) . . . . 860
DFSDM channel y configuration register (DFSDM_CHyCFGR2) . . . . 862
DFSDM channel y analog watchdog and short-circuit detector register
(DFSDM_CHyAWSCDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 863
DFSDM channel y watchdog filter data register
(DFSDM_CHyWDATR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 864
DFSDM channel y data input register (DFSDM_CHyDATINR) . . . . . . 864
DFSDM channel y delay register (DFSDM_CHyDLYR) . . . . . . . . . . . . 865
DFSDM filter x control register 1 (DFSDM_FLTxCR1) . . . . . . . . . . . . 866
DFSDM filter x control register 2 (DFSDM_FLTxCR2) . . . . . . . . . . . . 869
RM0432 Rev 6
RM0432