ST STM32L4+ Series Reference Manual page 33

RM0432
34.4.6
34.4.7
34.4.8
34.4.9
34.4.10 AES Galois/counter mode (GCM) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1113
34.4.11 AES Galois message authentication code (GMAC) . . . . . . . . . . . . . 1118
34.4.12 AES counter with CBC-MAC (CCM) . . . . . . . . . . . . . . . . . . . . . . . . . 1120
34.4.13 AES data registers and data swapping . . . . . . . . . . . . . . . . . . . . . . . 1126
34.4.14 AES key registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1128
34.4.15 AES initialization vector registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 1128
34.4.16 AES DMA interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1128
34.4.17 AES error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1130
34.5 AES interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1130
34.6 AES processing latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1131
34.7 AES registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1132
34.7.1
34.7.2
34.7.3
34.7.4
34.7.5
34.7.6
34.7.7
34.7.8
34.7.9
34.7.10 AES initialization vector register 1 (AES_IVR1) . . . . . . . . . . . . . . . . . 1139
34.7.11 AES initialization vector register 2 (AES_IVR2) . . . . . . . . . . . . . . . . . 1139
34.7.12 AES initialization vector register 3 (AES_IVR3) . . . . . . . . . . . . . . . . . 1140
34.7.13 AES key register 4 (AES_KEYR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1140
34.7.14 AES key register 5 (AES_KEYR5) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1140
34.7.15 AES key register 6 (AES_KEYR6) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1141
34.7.16 AES key register 7 (AES_KEYR7) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1141
34.7.17 AES suspend registers (AES_SUSPxR) . . . . . . . . . . . . . . . . . . . . . . 1141
34.7.18 AES register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1142
35 Hash processor (HASH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1144
35.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1144
35.2 HASH main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1144
AES ciphertext stealing and data padding . . . . . . . . . . . . . . . . . . . . . 1105
AES task suspend and resume . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1105
AES basic chaining modes (ECB, CBC) . . . . . . . . . . . . . . . . . . . . . . 1106
AES counter (CTR) mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1111
AES control register (AES_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1132
AES status register (AES_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1134
AES data input register (AES_DINR) . . . . . . . . . . . . . . . . . . . . . . . . 1136
AES data output register (AES_DOUTR) . . . . . . . . . . . . . . . . . . . . . 1136
AES key register 0 (AES_KEYR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1137
AES key register 1 (AES_KEYR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1138
AES key register 2 (AES_KEYR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1138
AES key register 3 (AES_KEYR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1138
AES initialization vector register 0 (AES_IVR0) . . . . . . . . . . . . . . . . . 1139
RM0432 Rev 6
Contents
33/2301
60