ST STM32L4+ Series Reference Manual page 50

Contents
50.5.21 USART low-power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1764
50.6 USART interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1767
50.7 USART registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1770
50.7.1
50.7.2
50.7.3
50.7.4
50.7.5
50.7.6
50.7.7
50.7.8
50.7.9
50.7.10 USART interrupt and status register [alternate] (USART_ISR) . . . . . 1795
50.7.11 USART interrupt flag clear register (USART_ICR) . . . . . . . . . . . . . . 1800
50.7.12 USART receive data register (USART_RDR) . . . . . . . . . . . . . . . . . . 1802
50.7.13 USART transmit data register (USART_TDR) . . . . . . . . . . . . . . . . . . 1802
50.7.14 USART prescaler register (USART_PRESC) . . . . . . . . . . . . . . . . . . 1803
50.7.15 USART register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1804
51 Low-power universal asynchronous receiver
transmitter (LPUART) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1806
51.1 LPUART introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1806
51.2 LPUART main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1807
51.3 LPUART implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1807
51.4 LPUART functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1809
51.4.1
51.4.2
51.4.3
51.4.4
51.4.5
51.4.6
51.4.7
51.4.8
51.4.9
51.4.10 LPUART parity control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1823
51.4.11 LPUART single-wire Half-duplex communication . . . . . . . . . . . . . . . 1824
51.4.12 Continuous communication using DMA and LPUART . . . . . . . . . . . . 1824
50/2301
USART control register 1 [alternate] (USART_CR1) . . . . . . . . . . . . . 1770
USART control register 1 [alternate] (USART_CR1) . . . . . . . . . . . . . 1774
USART control register 2 (USART_CR2) . . . . . . . . . . . . . . . . . . . . . 1777
USART control register 3 (USART_CR3) . . . . . . . . . . . . . . . . . . . . . 1781
USART baud rate register (USART_BRR) . . . . . . . . . . . . . . . . . . . . 1786
USART guard time and prescaler register (USART_GTPR) . . . . . . . 1786
USART receiver timeout register (USART_RTOR) . . . . . . . . . . . . . . 1787
USART request register (USART_RQR) . . . . . . . . . . . . . . . . . . . . . . 1788
USART interrupt and status register [alternate] (USART_ISR) . . . . . 1789
LPUART block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1809
LPUART signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1810
LPUART character description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1810
LPUART FIFOs and thresholds . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1811
LPUART transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1812
LPUART receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1815
LPUART baud rate generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1819
Tolerance of the LPUART receiver to clock deviation . . . . . . . . . . . . 1820
LPUART multiprocessor communication . . . . . . . . . . . . . . . . . . . . . . 1821
RM0432 Rev 6
RM0432