ST STM32L4+ Series Reference Manual page 11

RM0432
11.4.2
11.4.3
11.4.4
11.4.5
11.4.6
11.4.7
11.5 DMA interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 386
11.6 DMA registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 386
11.6.1
11.6.2
11.6.3
11.6.4
11.6.5
11.6.6
11.6.7
12 DMA request multiplexer (DMAMUX) . . . . . . . . . . . . . . . . . . . . . . . . . 397
12.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 397
12.2 DMAMUX main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 398
12.3 DMAMUX implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 398
12.3.1
12.3.2
12.4 DMAMUX functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 404
12.4.1
12.4.2
12.4.3
12.4.4
12.4.5
12.5 DMAMUX interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 409
12.6 DMAMUX registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 410
12.6.1
12.6.2
12.6.3
DMA pins and internal signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 378
DMA transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 378
DMA arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 379
DMA channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 379
DMA data width, alignment and endianness . . . . . . . . . . . . . . . . . . . . 384
DMA error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 385
DMA interrupt status register (DMA_ISR) . . . . . . . . . . . . . . . . . . . . . . 386
DMA interrupt flag clear register (DMA_IFCR) . . . . . . . . . . . . . . . . . . 389
DMA channel x configuration register (DMA_CCRx) . . . . . . . . . . . . . . 390
DMA channel x number of data to transfer register (DMA_CNDTRx) . 393
DMA channel x peripheral address register (DMA_CPARx) . . . . . . . . 393
DMA channel x memory address register (DMA_CMARx) . . . . . . . . . 394
DMA register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 394
DMAMUX instantiation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 398
DMAMUX mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 398
DMAMUX block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 404
DMAMUX signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 405
DMAMUX channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 405
DMAMUX request line multiplexer . . . . . . . . . . . . . . . . . . . . . . . . . . . . 405
DMAMUX request generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
DMAMUX request line multiplexer channel x configuration register
(DMAMUX_CxCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 410
DMAMUX request line multiplexer interrupt channel status register
(DMAMUX_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411
DMAMUX request line multiplexer interrupt clear flag register
(DMAMUX_CFR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411
RM0432 Rev 6
Contents
11/2301
60