NXP Semiconductors MC9S08SU16 Reference Manual page 152

Instruction Set Summary
Source Form Operation
STA opr8a
STA opr16a
STA oprx16,X
STA oprx8,X
STA ,X Store Accumulator in
Memory
STA oprx16,SP
STA oprx8,SP
STHX opr8a
Store H:X (Index Reg.) (M:M + 0x0001) ← (H:X) 0
STHX opr16a
STHX oprx8,SP
STOP Enable Interrupts:
Stop Processing.
Refer to MCU
Documentation.
STX opr8a
STX opr16a
STX oprx16,X
STX oprx8,X
STX ,X Store X (Low 8 Bits of
Index Register) in
Memory
STX oprx16,SP
STX oprx8,SP
SUB #opr8i
SUB opr8a
SUB opr16a
SUB oprx16,X
SUB oprx8,X Subtract
SUB ,X
SUB oprx16,SP
SUB oprx8,SP
152
Table 10-3. Instruction Set Summary (continued)
Description
M ← (A)
I bit ← 0; Stop
Processing
M ← (X)
A ← (A) – (M)
PC ← (PC) + 0x0001
Push (PCL)
SP ← (SP) – 0x0001
Push (PCH)
SP ← (SP) – 0x0001,
Push (X)
SP ← (SP) – 0x0001
Push (A)
Table continues on the next page...
MC9S08SU16 Reference Manual, Rev. 5, 4/2017
Effect on CCR
Address
V H I N Z C
Mode
0 − − − DIR
↕ ↕
0 − − − EXT
↕ ↕
0 − − − IX2
↕ ↕
0 − − − IX1
↕ ↕
0 − − − IX
↕ ↕
0 − − − SP2
↕ ↕
0 − − − SP1
↕ ↕
0 − − − DIR
↕ ↕
− − − EXT
↕ ↕
0 − − − SP1
↕ ↕
− − 0 − − − INH
0 − − − DIR
↕ ↕
0 − − − EXT
↕ ↕
0 − − − IX2
↕ ↕
0 − − − IX1
↕ ↕
0 − − − IX
↕ ↕
0 − − − SP2
↕ ↕
0 − − − SP1
↕ ↕
− − IMM
↕ ↕ ↕ ↕
− − DIR
↕ ↕ ↕ ↕
− − EXT
↕ ↕ ↕ ↕
− − IX2
↕ ↕ ↕ ↕
− − IX1
↕ ↕ ↕ ↕
− − IX
↕ ↕ ↕ ↕
− − SP2
↕ ↕ ↕ ↕
− − SP1
↕ ↕ ↕ ↕
B7 dd 3
C7 hh ll 4
D7 ee ff 4
E7 ff 3
F7 2
9ED7 ee ff 5
9EE7 ff 4
35 dd 4
96 hh ll 5
9EFF ff 5
8E 3+
BF dd 3
CF hh ll 4
DF ee ff 4
EF ff 3
FF 2
9EDF ee ff 5
9EEF ff 4
A0 ii 2
B0 dd 3
C0 hh ll 4
D0 ee ff 4
E0 ff 3
F0 3
9ED0 ee ff 5
9EE0 ff 4
NXP Semiconductors