NXP Semiconductors MC9S08SU16 Reference Manual page 148

Instruction Set Summary
Source Form Operation
DEC oprx8,X Decrement
DEC ,X
DEC oprx8,SP
DIV Divide
EOR #opr8i
EOR opr8a
EOR opr16a
EOR oprx16,X
Exclusive OR Memory
EOR oprx8,X
with Accumulator
EOR ,X
EOR oprx16,SP
EOR oprx8,SP
INC opr8a
INCA
INCX
INC oprx8,X Increment
INC ,X
INC oprx8,SP
JMP opr8a
JMP opr16a
JMP oprx16,X
JMP oprx8,X
JMP ,X
JSR opr8a
JSR opr16a
Jump to Subroutine
JSR oprx16,X
JSR oprx8,X
JSR ,X
LDA #opr8i
LDA opr8a
LDA opr16a
LDA oprx16,X
Load Accumulator
LDA oprx8,X
from Memory
148
Table 10-3. Instruction Set Summary (continued)
Description
M ← (M) – 0x01
M ← (M) – 0x01
M ← (M) – 0x01
A ← (H:A)÷(X), H ←
Remainder
A ← (A ⊕ M)
M ← (M) + 0x01
A ← (A) + 0x01
X ← (X) + 0x01
M ← (M) + 0x01
M ← (M) + 0x01
M ← (M) + 0x01
PC ← Jump Address
Jump
PC ← (PC) + n (n = 1, 2,
or 3) Push (PCL)
SP ← (SP) – 0x0001
Push (PCH)
SP ← (SP) – 0x0001
PC ← Unconditional
Address
A ← (M)
Table continues on the next page...
MC9S08SU16 Reference Manual, Rev. 5, 4/2017
Effect on CCR
Address
V H I N Z C
Mode
− − − IX1
↕ ↕ ↕
− − − IX
↕ ↕ ↕
− − − SP1
↕ ↕ ↕
− − − − INH
↕ ↕
0 − − − IMM
↕ ↕
0 − − − DIR
↕ ↕
0 − − − EXT
↕ ↕
0 − − − IX2
↕ ↕
0 − − − IX1
↕ ↕
0 − − − IX
↕ ↕
0 − − − SP2
↕ ↕
0 − − − SP1
↕ ↕
− − − DIR
↕ ↕ ↕
− − − INH
↕ ↕ ↕
− − − INH
↕ ↕ ↕
− − − IX1
↕ ↕ ↕
− − − IX
↕ ↕ ↕
− − − SP1
↕ ↕ ↕
DIR
EXT
− − − − − − IX2
IX1
IX
− − − − − − DIR
− − − − − − EXT
− − − − − − IX2
− − − − − − IX1
− − − − − − IX
0 − − − IMM
↕ ↕
DIR
EXT
IX2
IX1
6A ff 5
7A 4
9E6A ff 6
52 6
A8 ii 2
B8 dd 3
C8 hh ll 4
D8 ee ff 4
E8 ff 3
F8 3
9ED8 ee ff 5
9EE8 ff 4
3C dd 5
4C 1
5C 1
6C ff 5
7C 4
9E6C ff 6
BC dd 3
CC hh ll 4
DC ee ff 4
EC ff 3
FC 3
BD dd 5
CD hh ll 6
DD ee ff 6
ED ff 5
FD 5
A6 ii 2
B6 dd 3
C6 hh ll 4
D6 ee ff 4
E6 ff 3
NXP Semiconductors