NXP Semiconductors MC9S08SU16 Reference Manual page 145

Source Form Operation
BLE rel Branch if Less Than or
Equal To (Signed
Operands)
BLO rel Branch if Lower
(Same as BCS)
BLS rel Branch if Lower or
BLT rel Branch if Less Than
(Signed Operands)
BMC rel Branch if Interrupt
Mask Clear
BMI rel Branch if Minus
BMS rel Branch if Interrupt
Mask Set
BNE rel Branch if Not Equal
BPL rel Branch if Plus
BRA rel Branch Always
BRCLR Branch if Bit n in
n,opr8a,rel Memory Clear
BRN rel Branch Never
BRSET Branch if Bit n in
n,opr8a,rel Memory Set
NXP Semiconductors
Table 10-3. Instruction Set Summary (continued)
Description
Branch if (Z) | (N ⊕ V) =
1
Branch if (C) = 1
Branch if (C) | (Z) = 1
Same
Branch if (N ⊕ V ) = 1
Branch if (I) = 0
Branch if (N) = 1
Branch if (I) = 1
Branch if (Z) = 0
Branch if (N) = 0
No Test
Branch if (Mn) = 0
Uses 3 Bus Cycles
Branch if (Mn) = 1
Table continues on the next page...
MC9S08SU16 Reference Manual, Rev. 5, 4/2017
Chapter 10 Central processor unit
Effect on CCR
Address
V H I N Z C
Mode
− − − − − − REL
− − − − − − REL
− − − − − − REL
− − − − − − REL
− − − − − − REL
− − − − − − REL
− − − − − − REL
− − − − − − REL
− − − − − − REL
− − − − − − REL
− − − − − DIR (b0)
↕
− − − − − DIR (b1)
↕
− − − − − DIR (b2)
↕
− − − − − DIR (b3)
↕
− − − − − DIR (b4)
↕
− − − − − DIR (b5)
↕
− − − − − DIR (b6)
↕
− − − − − DIR (b7)
↕
− − − − − − REL
− − − − − DIR (b0)
↕
− − − − − DIR (b1)
↕
− − − − − DIR (b2)
↕
− − − − − DIR (b3)
↕
− − − − − DIR (b4)
↕
− − − − − DIR (b5)
↕
− − − − − DIR (b6)
↕
− − − − − DIR (b7)
↕
– – – – – – DIR (b0)
– – – – – – DIR (b1)
– – – – – – DIR (b2)
93 rr 3
25 rr 3
23 rr 3
91 rr 3
2C rr 3
2B rr 3
2D rr 3
26 rr 3
2A rr 3
20 rr 3
01 dd rr 5
03 dd rr 5
05 dd rr 5
07 dd rr 5
09 dd rr 5
0B dd rr 5
0D dd rr 5
0F dd rr 5
21 rr 3
00 dd rr 5
02 dd rr 5
04 dd rr 5
06 dd rr 5
08 dd rr 5
0A dd rr 5
0C dd rr 5
0E dd rr 5
10 dd 5
12 dd 5
14 dd 5
145