NXP Semiconductors MC9S08SU16 Reference Manual page 149

Source Form Operation
LDA ,X
LDA oprx16,SP
LDA oprx8,SP
LDHX #opr16i
LDHX opr8a
LDHX opr16a
LDHX ,X Load Index Register
(H:X) from Memory
LDHX oprx16,X
LDHX oprx8,X
LDHX oprx8,SP
LDX #opr8i
LDX opr8a
LDX opr16a
LDX oprx16,X
Load X (Index
LDX oprx8,X
Register Low) from
Memory
LDX ,X
LDX oprx16,SP
LDX oprx8,SP
LSL opr8a
LSLA
LSLX
LSL oprx8,X Logical Shift Left
(Same as ASL)
LSL ,X
LSL oprx8,SP
LSR opr8a
LSRA
LSRX
LSR oprx8,X Logical Shift Right
LSR ,X
LSR oprx8,SP
MOV
opr8a,opr8a
MOV opr8a,X+
NXP Semiconductors
Table 10-3. Instruction Set Summary (continued)
Description
H:X ← (M:M + 0x0001)
X ← (M)
C ← MSB, LSB ← 0
0 → MSB, LSB → C
Move (M)
destination
Table continues on the next page...
MC9S08SU16 Reference Manual, Rev. 5, 4/2017
Effect on CCR
V H I N Z C
0 − −
↕
0 − −
↕
0 − −
↕
0 − −
↕
0 − −
↕
0 − −
↕
0 − −
↕
0 − −
↕
0 − −
↕
0 − −
↕
0 − −
↕
0 − −
↕
0 − −
↕
0 − −
↕
0 − −
↕
− −
↕ ↕
− −
↕ ↕
− −
↕ ↕
− −
↕ ↕
− −
↕ ↕
− −
↕ ↕
− − 0
↕
− − 0
↕
− − 0
↕
− − 0
↕
− − 0
↕
− − 0
↕
0 − −
↕
← (M)
0 − −
↕
source
Chapter 10 Central processor unit
Address
Mode
IX F6
SP2 9ED6
SP1 9EE6
− IMM 45
↕
− DIR 55
↕
− EXT 32
↕
− IX 9EAE
↕
− IX2 9EBE
↕
− IX1 9ECE
↕
− SP1 9EFE
↕
− IMM AE
↕
− DIR BE
↕
− EXT CE
↕
− IX2 DE
↕
− IX1 EE
↕
− IX FE
↕
− SP2 9EDE
↕
− SP1 9EEE
↕
DIR 38
↕ ↕
INH 48
↕ ↕
INH 58
↕ ↕
IX1 68
↕ ↕
IX 78
↕ ↕
SP1 9E68
↕ ↕
DIR 34
↕ ↕
INH 44
↕ ↕
INH 54
↕ ↕
IX1 64
↕ ↕
IX 74
↕ ↕
SP1 9E64
↕ ↕
− DIR/DIR 4E
↕
− DIR/IX+ 5E
↕
3
ee ff 5
ff 4
jj kk 3
dd 4
hh ll 5
5
ee ff 6
ff 5
ff 5
ii 2
dd 3
hh ll 4
ee ff 4
ff 3
3
ee ff 5
ff 4
dd 5
1
1
ff 5
4
ff 6
dd 5
1
1
ff 5
4
ff 6
dd 5
dd 5
149