NXP Semiconductors MC9S08SU16 Reference Manual page 150

Instruction Set Summary
Source Form Operation
MOV
#opr8i,opr8a
MOV ,X+,opr8a
MUL Unsigned multiply
NEG opr8a
NEGA
Negate (Two's
NEGX
Complement)
NEG oprx8,X
NEG ,X
NEG oprx8,SP
NOP No Operation
NSA Nibble Swap
Accumulator
ORA #opr8i
ORA opr8a
ORA opr16a
ORA oprx16,X
ORA oprx8,X Inclusive OR
Accumulator and
Memory
ORA ,X
ORA oprx16,SP
ORA oprx8,SP
PSHA Push Accumulator
onto Stack
PSHH Push H (Index
Register High) onto
PSHX Push X (Index
Register Low) onto
PULA Pull Accumulator from
PULH Pull H (Index Register
High) from Stack
PULX Pull X (Index Register
Low) from Stack
ROL opr8a
ROLA
150
Table 10-3. Instruction Set Summary (continued)
Description
H:X ← (H:X) + 0x0001
in IX+/DIR and DIR/IX+
Modes
X:A ← (X) × (A)
M ← – (M) = 0x00 – (M) ↕
A ← – (A) = 0x00 – (A)
X ← – (X) = 0x00 – (X)
M ← – (M) = 0x00 – (M) ↕
M ← – (M) = 0x00 – (M) ↕
M ← – (M) = 0x00 – (M) ↕
Uses 1 Bus Cycle
A ← (A[3:0]:A[7:4])
A ← (A) | (M)
Push (A); SP ← (SP) –
0x0001
Push (H); SP ← (SP) –
0x0001
Stack
Push (X); SP ← (SP) –
0x0001
Stack
SP ← (SP + 0x0001);
Stack Pull (A)
SP ← (SP + 0x0001);
Pull (H)
SP ← (SP + 0x0001);
Pull (X)
Table continues on the next page...
MC9S08SU16 Reference Manual, Rev. 5, 4/2017
Effect on CCR
Address
V H I N Z C
Mode
0 − − − IMM/DIR
↕ ↕
0 − − − IX+/DIR
↕ ↕
− 0 − − − 0 INH
− − DIR
↕ ↕ ↕
− − INH
↕ ↕ ↕ ↕
− − INH
↕ ↕ ↕ ↕
− − IX1
↕ ↕ ↕
− − IX
↕ ↕ ↕
− − SP1
↕ ↕ ↕
− − − − − − INH
− − − − − − INH
0 − − − IMM
↕ ↕
0 − − − DIR
↕ ↕
0 − − − EXT
↕ ↕
0 − − − IX2
↕ ↕
0 − − − IX1
↕ ↕
0 − − − IX
↕ ↕
0 − − − SP2
↕ ↕
0 − − − SP1
↕ ↕
− − − − − − INH
− − − − − − INH
− − − − − − INH
− − − − − − INH
− − − − − − INH
− − − − − − INH
− − DIR
↕ ↕ ↕ ↕
− − INH
↕ ↕ ↕ ↕
6E ii 4
7E dd 5
42 5
30 dd 5
40 1
50 1
60 ff 5
70 4
9E60 ff 6
9D 1
62 1
AA ii 2
BA dd 3
CA hh ll 4
DA ee ff 4
EA ff 3
FA 3
9EDA ee ff 5
9EEA ff 4
87 2
8B 2
89 2
86 3
8A 3
88 3
39 dd 5
49 1
NXP Semiconductors