NXP Semiconductors MC9S08SU16 Reference Manual page 151

Source Form Operation
ROLX
Rotate Left through
ROL oprx8,X
ROL ,X
ROL oprx8,SP
ROR opr8a
RORA
RORX
ROR oprx8,X Rotate Right through
ROR ,X
ROR oprx8,SP
RSP Reset Stack Pointer
RTI Return from Interrupt
RTS Return from
Subroutine
SBC #opr8i
SBC opr8a
SBC opr16a
SBC oprx16,X
SBC oprx8,X Subtract with Carry
SBC ,X
SBC oprx16,SP
SBC oprx8,SP
SEC Set Carry Bit
SEI Set Interrupt Mask Bit
NXP Semiconductors
Table 10-3. Instruction Set Summary (continued)
Description
C ← MSB, LSB ← C
Carry
LSB → C, C → MSB
Carry
SP ← 0xFF (High Byte
Not Affected)
SP ← (SP) + 0x0001,
Pull (CCR)
SP ← (SP) + 0x0001,
Pull (A)
SP ← (SP) + 0x0001,
Pull (X)
SP ← (SP) + 0x0001,
Pull (PCH)
SP ← (SP) + 0x0001,
Pull (PCL)
SP ← SP + 0x0001, Pull
(PCH)
SP ← SP + 0x0001, Pull
(PCL)
A ← (A) – (M) – (C)
C ← 1
I ← 1
Table continues on the next page...
MC9S08SU16 Reference Manual, Rev. 5, 4/2017
Chapter 10 Central processor unit
Effect on CCR
Address
V H I N Z C
Mode
− − INH
↕ ↕ ↕ ↕
− − IX1
↕ ↕ ↕ ↕
− − IX
↕ ↕ ↕ ↕
− − SP1
↕ ↕ ↕ ↕
− − DIR
↕ ↕ ↕ ↕
− − INH
↕ ↕ ↕ ↕
− − INH
↕ ↕ ↕ ↕
− − IX1
↕ ↕ ↕ ↕
− − IX
↕ ↕ ↕ ↕
− − SP1
↕ ↕ ↕ ↕
− − − − − − INH
INH
↕ ↕ ↕ ↕ ↕ ↕
− − − − − − INH
− − IMM
↕ ↕ ↕ ↕
− − DIR
↕ ↕ ↕ ↕
− − EXT
↕ ↕ ↕ ↕
− − IX2
↕ ↕ ↕ ↕
− − IX1
↕ ↕ ↕ ↕
− − IX
↕ ↕ ↕ ↕
− − SP2
↕ ↕ ↕ ↕
− − SP1
↕ ↕ ↕ ↕
− − − − − 1 INH
− − 1 − − − INH
59 1
69 ff 5
79 4
9E69 ff 6
36 dd 5
46 1
56 1
66 ff 5
76 4
9E66 ff 6
9C 1
80 9
81 6
A2 ii 2
B2 dd 3
C2 hh ll 4
D2 ee ff 4
E2 ff 3
F2 3
9ED2 ee ff 5
9EE2 ff 4
99 1
9B 1
151