Table Of Contents - STMicroelectronics STM32F05 series Reference Manual

Advanced arm-based 32-bit mcus
Table of Contents

Advertisement

Contents
Contents
1
Documentation conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
1.1
List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
1.2
Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
1.3
Peripheral availability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
2
System and memory overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
2.1
System architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
2.2
Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
2.2.1
2.2.2
2.3
Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
2.4
Flash memory overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
2.5
Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3
Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.1
Flash main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.2
Flash memory functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.2.1
3.2.2
3.2.3
3.3
Memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.3.1
3.3.2
3.3.3
3.4
Flash interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
3.5
Flash register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
3.5.1
3.5.2
3.5.3
3.5.4
3.5.5
3.5.6
3.5.7
2/742
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Memory map and register boundary addresses . . . . . . . . . . . . . . . . . . 37
Flash memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Read operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Flash program and erase operations . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Read protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Write protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Option byte write protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Flash access control register (FLASH_ACR) . . . . . . . . . . . . . . . . . . . . . 53
Flash key register (FLASH_KEYR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Flash option key register (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . . . 54
Flash status register (FLASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Flash control register (FLASH_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Flash address register (FLASH_AR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Option byte register (FLASH_OBR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Doc ID 018940 Rev 1
RM0091

Advertisement

Table of Contents
loading
Need help?

Need help?

Do you have a question about the STM32F05 series and is the answer not in the manual?

Table of Contents