Samsung S5PC110 Manual page 45

S5PC110_UM
2.1.5.3 Pin Mux Description
Pin Name GPIO
XuRXD[0] GPA0[0]
XuTXD[0] GPA0[1]
XuCTSn[0] GPA0[2]
XuRTSn[0] GPA0[3]
XuRXD[1] GPA0[4]
XuTXD[1] GPA0[5]
XuCTSn[1] GPA0[6]
XuRTSn[1] GPA0[7]
XuRXD[2] GPA1[0]
XuTXD[2] GPA1[1]
XuRXD[3] GPA1[2]
XuTXD[3] GPA1[3]
XspiCLK[0] GPB[0]
XspiCSn[0] GPB[1]
XspiMISO[0] GPB[2]
XspiMOSI[0] GPB[3]
XspiCLK[1] GPB[4]
XspiCSn[1] GPB[5]
XspiMISO[1] GPB[6]
XspiMOSI[1] GPB[7]
Xi2s1SCLK GPC0[0]
Xi2s1CDCLK GPC0[1]
Xi2s1LRCK GPC0[2]
Xi2s1SDI GPC0[3]
Xi2s1SDO GPC0[4]
Xpcm2SCLK GPC1[0]
Xpcm2EXTCLK GPC1[1]
Xpcm2FSYNC GPC1[2]
Xpcm2SIN GPC1[3]
Xpcm2SOUT GPC1[4]
XpwmTOUT[0] GPD0[0]
XpwmTOUT[1] GPD0[1]
XpwmTOUT[2] GPD0[2]
Func0 Func1
UART_0_RXD
UART_0_TXD
UART_0_CTSn
UART_0_RTSn
UART_1_RXD
UART_1_TXD
UART_1_CTSn
UART_1_RTSn
UART_2_RXD
UART_2_TXD
UART_3_RXD UART_2_CTSn
UART_3_TXD UART_2_RTSn
SPI_0_CLK
SPI_0_nSS
SPI_0_MISO
SPI_0_MOSI
SPI_1_CLK
SPI_1_nSS
SPI_1_MISO
SPI_1_MOSI
I2S_1_SCLK PCM_1_SCLK
I2S_1_CDCLK PCM_1_EXTCLK
I2S_1_LRCK PCM_1_FSYNC
I2S_1_SDI PCM_1_SIN
I2S_1_SDO PCM_1_SOUT
PCM_2_SCLK SPDIF_0_OUT
PCM_2_EXTCLK SPDIF_EXTCLK
PCM_2_FSYNC LCD_FRM
PCM_2_SIN
PCM_2_SOUT
TOUT_0
TOUT_1
TOUT_2
Func2 Func3
UART_AUDIO_
RXD
UART_AUDIO_
TXD
AC97BITCLK
AC97RESETn
AC97SYNC
AC97SDI
AC97SDO
I2S_2_SCLK
I2S_2_CDCLK
I2S_2_LRCK
I2S_2_SDI
I2S_2_SDO
2 GENERAL PURPOSE INPUT/ OUTPUT
@Reset Sleep
Default
PUD I/O State
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
GPI PD I(L)
Pad Type
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A2 PBIDIRSE_G
A2 PBIDIRSE_G
A2 PBIDIRSE_G
A2 PBIDIRSE_G
A1 PBIDIRF_G
A1 PBIDIRF_G
A1 PBIDIRF_G
A1 PBIDIRF_G
A1 PBIDIRF_G
A1 PBIDIRF_G
A1 PBIDIRF_G
A1 PBIDIRF_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
A1 PBIDIRSE_G
2-10