Table 10.1 TPU Functions
Item
Count clock
General registers
(TGR)
General registers/
buffer registers
I/O pins
Counter clear
function
Compare
0 output
match
1 output
output
Toggle
output
Input capture
function
Synchronous
operation
PWM mode
Phase counting
mode
Buffer operation
Rev. 2.00, 05/03, page 374 of 820
Channel 0 Channel 1 Channel 2 Channel 3 Channel 4 Channel 5
φ/1
φ/1
φ/4
φ/4
φ/16
φ/16
φ/64
φ/64
φ/256
TCLKA
TCLKB
TCLKA
TCLKC
TCLKB
TCLKD
TGRA_0
TGRA_1
TGRB_0
TGRB_1
TGRC_0
—
TGRD_0
TIOCA0
TIOCA1
TIOCB0
TIOCB1
TIOCC0
TIOCD0
TGR
TGR
compare
compare
match or
match or
input
input
capture
capture
O
O
O
O
O
O
O
O
O
O
O
O
—
O
—
O
φ/1
φ/1
φ/4
φ/4
φ/16
φ/16
φ/64
φ/64
φ/1024
φ/256
φ/1024
TCLKA
φ/4096
TCLKB
TCLKC
TCLKA
TGRA_2
TGRA_3
TGRB_2
TGRB_3
—
TGRC_3
TGRD_3
TIOCA2
TIOCA3
TIOCB2
TIOCB3
TIOCC3
TIOCD3
TGR
TGR
compare
compare
match or
match or
input
input
capture
capture
O
O
O
O
O
O
O
O
O
O
O
O
—
O
—
O
φ/1
φ/1
φ/4
φ/4
φ/16
φ/16
φ/64
φ/64
φ/1024
φ/256
TCLKA
TCLKA
TCLKC
TCLKC
TCLKD
TGRA_4
TGRA_5
TGRB_4
TGRB_5
—
—
TIOCA4
TIOCA5
TIOCB4
TIOCB5
TGR
TGR
compare
compare
match or
match or
input
input
capture
capture
O
O
O
O
O
O
O
O
O
O
O
O
O
O
—
—