ST STM32F301 6 Series Reference Manual page 5

RM0366
7.4.2
7.4.3
7.4.4
7.4.5
7.4.6
7.4.7
7.4.8
7.4.9
7.4.10
7.4.11
7.4.12
7.4.13
7.4.14
8 General-purpose I/Os (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
8.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
8.2 GPIO main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
8.3 GPIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
8.3.1
8.3.2
8.3.3
8.3.4
8.3.5
8.3.6
8.3.7
8.3.8
8.3.9
8.3.10
8.3.11
8.3.12
8.3.13
8.3.14
8.4 GPIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
8.4.1
8.4.2
Clock configuration register (RCC_CFGR) . . . . . . . . . . . . . . . . . . . . . 104
Clock interrupt register (RCC_CIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
APB2 peripheral reset register (RCC_APB2RSTR) . . . . . . . . . . . . . . 109
APB1 peripheral reset register (RCC_APB1RSTR) . . . . . . . . . . . . . . 110
AHB peripheral clock enable register (RCC_AHBENR) . . . . . . . . . . . 111
APB2 peripheral clock enable register (RCC_APB2ENR) . . . . . . . . . . 113
APB1 peripheral clock enable register (RCC_APB1ENR) . . . . . . . . . . 114
RTC domain control register (RCC_BDCR) . . . . . . . . . . . . . . . . . . . . . 117
Control/status register (RCC_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
AHB peripheral reset register (RCC_AHBRSTR) . . . . . . . . . . . . . . . . 120
Clock configuration register 2 (RCC_CFGR2) . . . . . . . . . . . . . . . . . . . 121
Clock configuration register 3 (RCC_CFGR3) . . . . . . . . . . . . . . . . . . . 122
RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
General-purpose I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
I/O pin alternate function multiplexer and mapping . . . . . . . . . . . . . . . 129
I/O port control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
I/O port data registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
I/O data bitwise handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
GPIO locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
I/O alternate function input/output . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
External interrupt/wake-up lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Alternate function configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
Analog configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Using the HSE or LSE oscillator pins as GPIOs . . . . . . . . . . . . . . . . . 135
Using the GPIO pins in the RTC supply domain . . . . . . . . . . . . . . . . . 135
GPIO port mode register (GPIOx_MODER)
(x = A to D and F) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
GPIO port output type register (GPIOx_OTYPER)
(x = A to D and F) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
RM0366 Rev 5
Contents
5/874
25