ST STM32F301 6 Series Reference Manual page 6

Contents
8.4.3
8.4.4
8.4.5
8.4.6
8.4.7
8.4.8
8.4.9
8.4.10
8.4.11
8.4.12
9 System configuration controller (SYSCFG) . . . . . . . . . . . . . . . . . . . . 144
9.1 SYSCFG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
9.1.1
9.1.2
9.1.3
9.1.4
9.1.5
9.1.6
9.1.7
10 Direct memory access controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . 152
10.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
10.2 DMA main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
10.3 DMA implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
10.3.1
10.3.2
10.4 DMA functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
6/874
GPIO port output speed register (GPIOx_OSPEEDR)
(x = A to D and F) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
GPIO port pull-up/pull-down register (GPIOx_PUPDR)
(x = A to D and F) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
GPIO port input data register (GPIOx_IDR)
(x = A to D and F) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
GPIO port output data register (GPIOx_ODR)
(x = A to D and F) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
GPIO port bit set/reset register (GPIOx_BSRR)
(x = A to D and F) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
GPIO port configuration lock register (GPIOx_LCKR)
(x = A to E and F) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
GPIO alternate function low register (GPIOx_AFRL)
(x = A to D and F) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
GPIO alternate function high register (GPIOx_AFRH)
(x = A to D and F) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
GPIO port bit reset register (GPIOx_BRR) (x = A to D and F) . . . . . . . 141
GPIO register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
SYSCFG configuration register 1 (SYSCFG_CFGR1) . . . . . . . . . . . . 144
SYSCFG external interrupt configuration register 1
(SYSCFG_EXTICR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
SYSCFG external interrupt configuration register 2
(SYSCFG_EXTICR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
SYSCFG external interrupt configuration register 3
(SYSCFG_EXTICR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
SYSCFG external interrupt configuration register 4
(SYSCFG_EXTICR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
SYSCFG configuration register 2 (SYSCFG_CFGR2) . . . . . . . . . . . . 150
SYSCFG register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
DMA1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
DMA request mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
RM0366 Rev 5
RM0366