ST STM32F301 6 Series Reference Manual page 9

RM0366
12.3.26 Data management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
12.3.27 Dynamic low-power features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
12.3.28 Analog window watchdog (AWD1EN, JAWD1EN, AWD1SGL,
12.3.29 Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
12.3.30 VBAT supply monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
12.3.31 Monitoring the internal voltage reference . . . . . . . . . . . . . . . . . . . . . . 242
12.4 ADC interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
12.5 ADC registers (for each ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
12.5.1
12.5.2
12.5.3
12.5.4
12.5.5
12.5.6
12.5.7
12.5.8
12.5.9
12.5.10 ADC regular sequence register 1 (ADCx_SQR1, x=1) . . . . . . . . . . . . 259
12.5.11 ADC regular sequence register 2 (ADCx_SQR2, x=1) . . . . . . . . . . . . 260
12.5.12 ADC regular sequence register 3 (ADCx_SQR3, x=1) . . . . . . . . . . . . 262
12.5.13 ADC regular sequence register 4 (ADCx_SQR4, x=1) . . . . . . . . . . . . 263
12.5.14 ADC regular Data Register (ADCx_DR, x=1) . . . . . . . . . . . . . . . . . . . 264
12.5.15 ADC injected sequence register (ADCx_JSQR, x=1) . . . . . . . . . . . . . 265
12.5.16 ADC offset register (ADCx_OFRy, x=1) (y=1..4) . . . . . . . . . . . . . . . . . 267
12.5.17 ADC injected data register (ADCx_JDRy, x=1, y= 1..4) . . . . . . . . . . . . 268
12.5.18 ADC Analog Watchdog 2 Configuration Register (ADCx_AWD2CR,
12.5.19 ADC Analog Watchdog 3 Configuration Register (ADCx_AWD3CR,
12.5.20 ADC Differential Mode Selection Register (ADCx_DIFSEL, x=1) . . . . 269
12.5.21 ADC Calibration Factors (ADCx_CALFACT, x=1) . . . . . . . . . . . . . . . . 270
12.6 ADC common registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271
12.6.1
12.6.2
12.7 ADC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
13 Digital-to-analog converter (DAC1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 278
AWD1CH, AWD2CH, AWD3CH, AWD_HTx, AWD_LTx, AWDx) . . . . . 236
ADC interrupt and status register (ADCx_ISR, x=1) . . . . . . . . . . . . . . 244
ADC interrupt enable register (ADCx_IER, x=1) . . . . . . . . . . . . . . . . . 246
ADC control register (ADCx_CR, x=1) . . . . . . . . . . . . . . . . . . . . . . . . . 248
ADC configuration register (ADCx_CFGR, x=1) . . . . . . . . . . . . . . . . . 251
ADC sample time register 1 (ADCx_SMPR1, x=1) . . . . . . . . . . . . . . . 254
ADC sample time register 2 (ADCx_SMPR2, x=1) . . . . . . . . . . . . . . . 256
ADC watchdog threshold register 1 (ADCx_TR1, x=1) . . . . . . . . . . . . 256
ADC watchdog threshold register 2 (ADCx_TR2, x = 1) . . . . . . . . . . . 257
ADC watchdog threshold register 3 (ADCx_TR3, x=1) . . . . . . . . . . . . 258
x=1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
x=1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
ADC Common status register (ADCx_CSR, x=1) . . . . . . . . . . . . . . . . 271
ADC common control register (ADCx_CCR, x=1) . . . . . . . . . . . . . . . . 273
RM0366 Rev 5
Contents
9/874
25