ST STM32F301 6 Series Reference Manual page 7

RM0366
10.4.1
10.4.2
10.4.3
10.4.4
10.4.5
10.4.6
10.5 DMA interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
10.6 DMA registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
10.6.1
10.6.2
10.6.3
10.6.4
10.6.5
10.6.6
10.6.7
11 Interrupts and events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
11.1 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 175
11.1.1
11.1.2
11.1.3
11.2 Extended interrupts and events controller (EXTI) . . . . . . . . . . . . . . . . . 178
11.2.1
11.2.2
11.2.3
11.2.4
11.2.5
11.2.6
11.3 EXTI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
11.3.1
11.3.2
11.3.3
11.3.4
11.3.5
11.3.6
11.3.7
11.3.8
DMA block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
DMA transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
DMA arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
DMA channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
DMA data width, alignment, and endianness . . . . . . . . . . . . . . . . . . . . 162
DMA error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
DMA interrupt status register (DMA_ISR) . . . . . . . . . . . . . . . . . . . . . . 164
DMA interrupt flag clear register (DMA_IFCR) . . . . . . . . . . . . . . . . . . 166
DMA channel x configuration register (DMA_CCRx) . . . . . . . . . . . . . . 168
DMA channel x number of data to transfer register (DMA_CNDTRx) . 170
DMA channel x peripheral address register (DMA_CPARx) . . . . . . . . 171
DMA channel x memory address register (DMA_CMARx) . . . . . . . . . 172
DMA register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
NVIC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
SysTick calibration value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
Interrupt and exception vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
Main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
Wake-up event management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
Asynchronous Internal Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
External and internal interrupt/event line mapping . . . . . . . . . . . . . . . 182
Interrupt mask register (EXTI_IMR1) . . . . . . . . . . . . . . . . . . . . . . . . . . 183
Event mask register (EXTI_EMR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 184
Rising trigger selection register (EXTI_RTSR1) . . . . . . . . . . . . . . . . . 185
Falling trigger selection register (EXTI_FTSR1) . . . . . . . . . . . . . . . . . 186
Software interrupt event register (EXTI_SWIER1) . . . . . . . . . . . . . . . 187
Pending register (EXTI_PR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
Interrupt mask register (EXTI_IMR2) . . . . . . . . . . . . . . . . . . . . . . . . . . 189
Event mask register (EXTI_EMR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
RM0366 Rev 5
Contents
7/874
25