Xilinx Virtex-6 Manual page 242

Chapter 4: About Design Elements
Inputs
I5 I4 I3
1 0 1
1 0 1
1 0 1
1 0 1
1 0 1
1 0 1
1 0 1
1 0 1
1 1 0
1 1 0
1 1 0
1 1 0
1 1 0
1 1 0
1 1 0
1 1 0
1 1 1
1 1 1
1 1 1
1 1 1
1 1 1
1 1 1
1 1 1
1 1 1
INIT = Binary equivalent of the hexadecimal number assigned to the INIT attribute
Port Description
Name Direction
O6 Output
O5 Output
I0, I1, I2, I3, I4, I5 Input
Design Entry Method
Instantiation
Inference
CORE Generator™ and wizards
Macro support
242
I2 I1
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
Width
1
1
1
Yes
Recommended
No
No
www.xilinx.com
Outputs
I0 O
0 INIT[40]
1 INIT[41]
0 INIT[42]
1 INIT[43]
0 INIT[44]
1 INIT[45]
0 INIT[46]
1 INIT[47]
0 INIT[48]
1 INIT[49]
0 INIT[50]
1 INIT[51]
0 INIT[52]
1 INIT[53]
0 INIT[54]
1 INIT[55]
0 INIT[56]
1 INIT[57]
0 INIT[58]
1 INIT[59]
0 INIT[60]
1 INIT[61]
0 INIT[62]
1 INIT[63]
Function
6/5-LUT output
5-LUT output
LUT inputs
Virtex-6 Libraries Guide for HDL Designs
UG623 (v 14.5) March 20, 2013
LO
INIT[40]
INIT[41]
INIT[42]
INIT[43]
INIT[44]
INIT[45]
INIT[46]
INIT[47]
INIT[48]
INIT[49]
INIT[50]
INIT[51]
INIT[52]
INIT[53]
INIT[54]
INIT[55]
INIT[56]
INIT[57]
INIT[58]
INIT[59]
INIT[60]
INIT[61]
INIT[62]
INIT[63]