Xilinx Virtex-6 Manual page 237

Inputs
0 0 0
0 0 0
0 0 0
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 1 0
0 1 0
0 1 0
0 1 0
0 1 0
0 1 0
0 1 0
0 1 0
0 1 1
0 1 1
0 1 1
0 1 1
0 1 1
0 1 1
0 1 1
0 1 1
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 1
1 0 1
1 0 1
1 0 1
Virtex-6 Libraries Guide for HDL Designs
UG623 (v 14.5) March 20, 2013
1 0
1 1
1 1
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0 0
0 0
0 1
0 1
www.xilinx.com
Chapter 4: About Design Elements
Outputs
1 INIT[5]
0 INIT[6]
1 INIT[7]
0 INIT[8]
1 INIT[9]
0 INIT[10]
1 INIT[11]
0 INIT[12]
1 INIT[13]
0 INIT[14]
1 INIT[15]
0 INIT[16]
1 INIT[17]
0 INIT[18]
1 INIT[19]
0 INIT[20]
1 INIT[21]
0 INIT[22]
1 INIT[23]
0 INIT[24]
1 INIT[25]
0 INIT[26]
1 INIT[27]
0 INIT[28]
1 INIT[29]
0 INIT[30]
1 INIT[31]
0 INIT[0]
1 INIT[1]
0 INIT[2]
1 INIT[3]
0 INIT[4]
1 INIT[5]
0 INIT[6]
1 INIT[7]
0 INIT[8]
1 INIT[9]
0 INIT[10]
1 INIT[11]
INIT[5]
INIT[6]
INIT[7]
INIT[8]
INIT[9]
INIT[10]
INIT[11]
INIT[12]
INIT[13]
INIT[14]
INIT[15]
INIT[16]
INIT[17]
INIT[18]
INIT[19]
INIT[20]
INIT[21]
INIT[22]
INIT[23]
INIT[24]
INIT[25]
INIT[26]
INIT[27]
INIT[28]
INIT[29]
INIT[30]
INIT[31]
INIT[32]
INIT[33]
INIT[34]
INIT[35]
INIT[36]
INIT[37]
INIT[38]
INIT[39]
INIT[40]
INIT[41]
INIT[42]
INIT[43]
237