Motorola DragonBall MC9328MX1 Reference Manual page 48

Table 28-9 USB Descriptor RAM Address Register Description. . . . . . . . . . . . . . . . . . . 28-13
Table 28-10 USB Descriptor RAM/Endpoint Buffer Data Register Description . . . . . . . . 28-14
Table 28-11 USB Interrupt Status Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 28-15
Table 28-12 USB Interrupt Mask Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 28-17
Table 28-13 USB Enable Register Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28-18
Table 28-14 Endpoint n Status/Control Registers Description . . . . . . . . . . . . . . . . . . . . . . 28-19
Table 28-15 Endpoint n Interrupt Status Registers Description . . . . . . . . . . . . . . . . . . . . . 28-21
Table 28-16 Endpoint n Interrupt Mask Registers Description . . . . . . . . . . . . . . . . . . . . . 28-23
Table 28-17 Endpoint n FIFO Data Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . 28-25
Table 28-18 Endpoint n FIFO Status Registers Description. . . . . . . . . . . . . . . . . . . . . . . . 28-26
Table 28-19 Endpoint n FIFO Control Registers Description . . . . . . . . . . . . . . . . . . . . . . 28-28
Table 28-20 Endpoint n Last Read Frame Pointer Registers Description . . . . . . . . . . . . . 28-30
Table 28-21 Endpoint n Last Write Frame Pointer Registers Description . . . . . . . . . . . . . 28-31
Table 28-22 Endpoint n FIFO Alarm Registers Description . . . . . . . . . . . . . . . . . . . . . . . 28-32
Table 28-23 Endpoint n FIFO Read Pointer Registers Description . . . . . . . . . . . . . . . . . . 28-33
Table 28-24 Endpoint n FIFO Write Pointer Registers Description . . . . . . . . . . . . . . . . . . 28-34
Table 28-25 ENDPTBUF-UDC Endpoint Buffers Format . . . . . . . . . . . . . . . . . . . . . . . 28-36
Table 29-1 Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29-5
2
Table 29-2 I C Module Register Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29-6
2
Table 29-3 I C Address Register Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29-7
Table 29-4 IFDR Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29-8
Table 29-5 HCLK Dividers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29-9
2
Table 29-6 I C Control Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29-10
Table 29-7 I2SR Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29-12
Table 29-8 I2DR Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29-14
Table 30-1 Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30-6
Table 30-2 SSI Module Register Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30-7
Table 30-3 SSI Transmit Data Register Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30-9
Table 30-4 Data Bit Shifting Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30-10
Table 30-5 SSI Receive Data Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30-12
Table 30-6 Data Bit Shifting Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30-13
Table 30-7 SSI Control/Status Register Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30-15
Table 30-8 I2S Mode Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30-19
Table 30-9 I2S Master or I2S Slave Mode Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30-19
Table 30-10 SSI Transmit Configuration Register Description . . . . . . . . . . . . . . . . . . . . . 30-21
Table 30-11 SSI Transmit Data Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30-23
Table 30-12 SSI Receive Configuration Register Description . . . . . . . . . . . . . . . . . . . . . . 30-24
Table 30-13 SSI Receive Data Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30-26
Table 30-14 Clock Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30-26
xlviii MC9328MX1 Reference Manual MOTOROLA