ST STM32L4x6 Reference Manual page 35

RM0351
39.4 SAI interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1345
39.5 SAI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1346
39.5.1
39.5.2
39.5.3
39.5.4
39.5.5
39.5.6
39.5.7
39.5.8
39.5.9
39.5.10 SAI register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1361
40 Single Wire Protocol Master Interface (SWPMI) . . . . . . . . . . . . . . . . 1363
40.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1363
40.2 SWPMI main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1364
40.3 SWPMI functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1365
40.3.1
40.3.2
40.3.3
40.3.4
40.3.5
40.3.6
40.3.7
40.3.8
40.3.9
40.3.10 Loopback mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1379
40.4 SWPMI low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1379
40.5 SWPMI interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1379
40.6 SWPMI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1381
40.6.1
40.6.2
40.6.3
40.6.4
40.6.5
40.6.6
Global configuration register (SAI_GCR) . . . . . . . . . . . . . . . . . . . . . . 1346
Configuration register 1 (SAI_ACR1 / SAI_BCR1) . . . . . . . . . . . . . . 1346
Configuration register 2 (SAI_ACR2 / SAI_BCR2) . . . . . . . . . . . . . . 1350
Frame configuration register (SAI_AFRCR / SAI_BFRCR) . . . . . . . . 1352
Slot register (SAI_ASLOTR / SAI_BSLOTR) . . . . . . . . . . . . . . . . . . . 1354
Interrupt mask register 2 (SAI_AIM / SAI_BIM) . . . . . . . . . . . . . . . . . 1356
Status register (SAI_ASR / SAI_BSR) . . . . . . . . . . . . . . . . . . . . . . . . 1358
Clear flag register (SAI_ACLRFR / SAI_BCLRFR) . . . . . . . . . . . . . . 1360
Data register (SAI_ADR / SAI_BDR) . . . . . . . . . . . . . . . . . . . . . . . . . 1361
SWPMI block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1365
SWP initialization and activation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1365
SWP bus states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1365
SWPMI_IO (internal transceiver) bypass . . . . . . . . . . . . . . . . . . . . . . 1367
SWPMI Bit rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1367
SWPMI frame handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1367
Transmission procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1368
Reception procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1372
Error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1377
SWPMI Configuration/Control register (SWPMI_CR) . . . . . . . . . . . . 1381
SWPMI Bitrate register (SWPMI_BRR) . . . . . . . . . . . . . . . . . . . . . . . 1383
SWPMI Interrupt and Status register (SWPMI_ISR) . . . . . . . . . . . . . 1384
SWPMI Interrupt Flag Clear register (SWPMI_ICR) . . . . . . . . . . . . . 1386
SWPMI Interrupt Enable register (SMPMI_IER) . . . . . . . . . . . . . . . . 1387
SWPMI Receive Frame Length register (SWPMI_RFL) . . . . . . . . . . 1388
DocID024597 Rev 3
Contents
35/1693
43