ST STM32L4x6 Reference Manual page 31

RM0351
35.4.8
35.4.9
35.4.10 SMBus specific features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1141
35.4.11 SMBus initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1144
35.4.12 SMBus: I2C_TIMEOUTR register configuration examples . . . . . . . . 1146
35.4.13 SMBus slave mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1147
35.4.14 Wakeup from Stop mode on address match . . . . . . . . . . . . . . . . . . . 1155
35.4.15 Error conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1155
35.4.16 DMA requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1157
35.4.17 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1158
35.5 I2C low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1158
35.6 I2C interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1158
35.7 I2C registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1160
35.7.1
35.7.2
35.7.3
35.7.4
35.7.5
35.7.6
35.7.7
35.7.8
35.7.9
35.7.10 Receive data register (I2C_RXDR) . . . . . . . . . . . . . . . . . . . . . . . . . . 1175
35.7.11 Transmit data register (I2C_TXDR) . . . . . . . . . . . . . . . . . . . . . . . . . . 1175
35.7.12 I2C register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1176
36 Universal synchronous asynchronous receiver
transmitter (USART) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1178
36.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1178
36.2 USART main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1178
36.3 USART extended features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1179
36.4 USART implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1180
36.5 USART functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1180
36.5.1
36.5.2
36.5.3
I2C master mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1128
I2C_TIMINGR register configuration examples . . . . . . . . . . . . . . . . . 1140
Control register 1 (I2C_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1160
Control register 2 (I2C_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1164
Own address 1 register (I2C_OAR1) . . . . . . . . . . . . . . . . . . . . . . . . . 1167
Own address 2 register (I2C_OAR2) . . . . . . . . . . . . . . . . . . . . . . . . . 1168
Timing register (I2C_TIMINGR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1169
Timeout register (I2C_TIMEOUTR) . . . . . . . . . . . . . . . . . . . . . . . . . . 1170
Interrupt and status register (I2C_ISR) . . . . . . . . . . . . . . . . . . . . . . . 1171
Interrupt clear register (I2C_ICR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1173
PEC register (I2C_PECR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1174
USART character description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1183
USART transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1185
USART receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1187
DocID024597 Rev 3
Contents
31/1693
43