ST STM32L4x6 Reference Manual page 14

Contents
16.3.24 End of conversion sequence (EOS, JEOS) . . . . . . . . . . . . . . . . . . . . . 461
16.3.25 Timing diagrams example (single/continuous modes,
16.3.26 Data management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 463
16.3.27 Dynamic low-power features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 469
16.3.28 Analog window watchdog (AWD1EN, JAWD1EN, AWD1SGL,
16.3.29 Oversampler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 478
16.3.30 Dual ADC modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483
16.3.31 Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 498
16.3.32 VBAT supply monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 500
16.3.33 Monitoring the internal voltage reference . . . . . . . . . . . . . . . . . . . . . . 501
16.4 ADC interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 502
16.5 ADC registers (for each ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 503
16.5.1
16.5.2
16.5.3
16.5.4
16.5.5
16.5.6
16.5.7
16.5.8
16.5.9
16.5.10 ADC watchdog threshold register 3 (ADCx_TR3) . . . . . . . . . . . . . . . . 519
16.5.11 ADC regular sequence register 1 (ADCx_SQR1) . . . . . . . . . . . . . . . . 520
16.5.12 ADC regular sequence register 2 (ADCx_SQR2) . . . . . . . . . . . . . . . . 521
16.5.13 ADC regular sequence register 3 (ADCx_SQR3) . . . . . . . . . . . . . . . . 522
16.5.14 ADC regular sequence register 4 (ADCx_SQR4) . . . . . . . . . . . . . . . . 523
16.5.15 ADC regular Data Register (ADCx_DR) . . . . . . . . . . . . . . . . . . . . . . . 524
16.5.16 ADC injected sequence register (ADCx_JSQR) . . . . . . . . . . . . . . . . . 525
16.5.17 ADC offset register (ADCx_OFRy) (y=1..4) . . . . . . . . . . . . . . . . . . . . . 527
16.5.18 ADC injected data register (ADCx_JDRy, y= 1..4) . . . . . . . . . . . . . . . . 528
16.5.19 ADC Analog Watchdog 2 Configuration Register (ADCx_AWD2CR) . 528
16.5.20 ADC Analog Watchdog 3 Configuration Register (ADCx_AWD3CR) . 529
16.5.21 ADC Differential Mode Selection Register (ADCx_DIFSEL) . . . . . . . . 529
16.5.22 ADC Calibration Factors (ADCx_CALFACT) . . . . . . . . . . . . . . . . . . . . 530
16.6 ADC common registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 532
14/1693
hardware/software triggers) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 462
AWD1CH, AWD2CH, AWD3CH, AWD_HTx, AWD_LTx, AWDx) . . . . 474
ADC interrupt and status register (ADCx_ISR) . . . . . . . . . . . . . . . . . . 503
ADC interrupt enable register (ADCx_IER) . . . . . . . . . . . . . . . . . . . . . 505
ADC control register (ADCx_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 507
ADC configuration register (ADCx_CFGR) . . . . . . . . . . . . . . . . . . . . . 510
ADC configuration register 2 (ADCx_CFGR2) . . . . . . . . . . . . . . . . . . . 514
ADC sample time register 1 (ADCx_SMPR1) . . . . . . . . . . . . . . . . . . . 515
ADC sample time register 2 (ADCx_SMPR2) . . . . . . . . . . . . . . . . . . . 517
ADC watchdog threshold register 1 (ADCx_TR1) . . . . . . . . . . . . . . . . 517
ADC watchdog threshold register 2 (ADCx_TR2) . . . . . . . . . . . . . . . . 518
DocID024597 Rev 3
RM0351