ST STM32L4x6 Reference Manual page 10

Contents
10.5.1
10.5.2
10.5.3
10.5.4
10.5.5
10.5.6
10.5.7
10.5.8
10.5.9
11 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . 319
11.1 NVIC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319
11.2 SysTick calibration value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319
11.3 Interrupt and exception vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 320
12 Extended interrupts and events controller (EXTI) . . . . . . . . . . . . . . . 324
12.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324
12.2 EXTI main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324
12.3 EXTI functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324
12.3.1
12.3.2
12.3.3
12.3.4
12.3.5
12.3.6
12.4 EXTI interrupt/event line mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 326
12.5 EXTI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329
12.5.1
12.5.2
12.5.3
12.5.4
12.5.5
12.5.6
10/1693
DMA interrupt status register (DMA_ISR) . . . . . . . . . . . . . . . . . . . . . . 307
DMA interrupt flag clear register (DMA_IFCR) . . . . . . . . . . . . . . . . . . 308
DMA channel x configuration register (DMA_CCRx)
(x = 1..7 , where x = channel number) . . . . . . . . . . . . . . . . . . . . . . . . 309
DMA channel x number of data register (DMA_CNDTRx) (x = 1..7,
where x = channel number) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 311
DMA channel x peripheral address register (DMA_CPARx) (x = 1..7,
where x = channel number) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 311
DMA channel x memory address register (DMA_CMARx) (x = 1..7,
where x = channel number) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312
DMA1 channel selection register (DMA1_CSELR) . . . . . . . . . . . . . . . 313
DMA2 channel selection register (DMA2_CSELR) . . . . . . . . . . . . . . . 315
DMA register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
EXTI block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325
Wakeup event management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325
Peripherals asynchronous Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . 326
Hardware interrupt selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 326
Hardware event selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 326
Software interrupt/event selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 326
Interrupt mask register 1 (EXTI_IMR1) . . . . . . . . . . . . . . . . . . . . . . . . 329
Event mask register 1 (EXTI_EMR1) . . . . . . . . . . . . . . . . . . . . . . . . . . 329
Rising trigger selection register 1 (EXTI_RTSR1) . . . . . . . . . . . . . . . . 330
Falling trigger selection register 1 (EXTI_FTSR1) . . . . . . . . . . . . . . . . 330
Software interrupt event register 1 (EXTI_SWIER1) . . . . . . . . . . . . . . 331
Pending register 1 (EXTI_PR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 332
DocID024597 Rev 3
RM0351