ST STM32L4x6 Reference Manual page 18

Contents
21.3.6
21.3.7
21.3.8
21.3.9
21.3.10 Analog watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 620
21.3.11 Short-circuit detector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 622
21.3.12 Extremes detector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 623
21.3.13 Data unit block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 623
21.3.14 Signed data format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 624
21.3.15 Launching conversions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 625
21.3.16 Continuous and fast continuous modes . . . . . . . . . . . . . . . . . . . . . . . . 625
21.3.17 Request precedence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 626
21.3.18 Power optimization in run mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 627
21.4 DFSDM interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 627
21.5 DFSDM DMA transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 629
21.6 DFSDM channel y registers (y=0..7) . . . . . . . . . . . . . . . . . . . . . . . . . . . 629
21.6.1
21.6.2
21.6.3
21.6.4
21.6.5
21.7 DFSDMx module registers (x=0..3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 634
21.7.1
21.7.2
21.7.3
21.7.4
21.7.5
21.7.6
21.7.7
21.7.8
21.7.9
21.7.10 DFSDM analog watchdog low threshold register (DFSDMx_AWLTR) 644
18/1693
Parallel data inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 616
Channel selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 618
Digital filter configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 619
Integrator unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 620
DFSDM channel configuration y register (DFSDM_CHCFGyR1)
(y=0..7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 629
DFSDM channel configuration y register (DFSDM_CHCFGyR2)
(y=0..7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 631
DFSDM analog watchdog and short-circuit detector register
(DFSDM_AWSCDyR) (y=0..7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 632
DFSDM channel watchdog filter data register (DFSDM_CHWDATyR)
(y=0..7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 633
DFSDM channel data input register (DFSDM_CHDATINyR)
(y=0..7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 633
DFSDM control register 1 (DFSDMx_CR1) . . . . . . . . . . . . . . . . . . . . . 634
DFSDM control register 2 (DFSDMx_CR2) . . . . . . . . . . . . . . . . . . . . . 637
DFSDM interrupt and status register (DFSDMx_ISR) . . . . . . . . . . . . . 638
DFSDM interrupt flag clear register (DFSDMx_ICR) . . . . . . . . . . . . . . 640
DFSDM injected channel group selection register
(DFSDMx_JCHGR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 641
DFSDM filter control register (DFSDMx_FCR) . . . . . . . . . . . . . . . . . . 641
DFSDM data register for injected group (DFSDMx_JDATAR) . . . . . . . 642
DFSDM data register for the regular channel (DFSDMx_RDATAR) . . 643
DFSDM analog watchdog high threshold register
(DFSDMx_AWHTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 644
DocID024597 Rev 3
RM0351