ST STM32L4x6 Reference Manual page 7

RM0351
6.4.20
6.4.21
6.4.22
6.4.23
6.4.24
6.4.25
6.4.26
6.4.27
6.4.28
6.4.29
6.4.30
6.4.31
7 General-purpose I/Os (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
7.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
7.2 GPIO main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
7.3 GPIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
7.3.1
7.3.2
7.3.3
7.3.4
7.3.5
7.3.6
7.3.7
7.3.8
7.3.9
7.3.10
7.3.11
7.3.12
7.3.13
7.3.14
7.4 GPIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
APB1 peripheral clock enable register 2 (RCC_APB1ENR2) . . . . . . . 230
APB2 peripheral clock enable register (RCC_APB2ENR) . . . . . . . . . . 232
AHB1 peripheral clocks enable in Sleep and Stop modes register
(RCC_AHB1SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233
AHB2 peripheral clocks enable in Sleep and Stop modes register
(RCC_AHB2SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
AHB3 peripheral clocks enable in Sleep and Stop modes register
(RCC_AHB3SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
APB1 peripheral clocks enable in Sleep and Stop modes register 1
(RCC_APB1SMENR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237
APB1 peripheral clocks enable in Sleep and Stop modes register 2
(RCC_APB1SMENR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
APB2 peripheral clocks enable in Sleep and Stop modes register
(RCC_APB2SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
Peripherals independent clock configuration register (RCC_CCIPR) . 243
Backup domain control register (RCC_BDCR) . . . . . . . . . . . . . . . . . . 246
Control/status register (RCC_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
General-purpose I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
I/O pin alternate function multiplexer and mapping . . . . . . . . . . . . . . . 257
I/O port control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
I/O port data registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
I/O data bitwise handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
GPIO locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
I/O alternate function input/output . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
External interrupt/wakeup lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
Input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
Alternate function configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261
Analog configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
Using the HSE or LSE oscillator pins as GPIOs . . . . . . . . . . . . . . . . . 263
Using the GPIO pins in the RTC supply domain . . . . . . . . . . . . . . . . . 263
DocID024597 Rev 3
Contents
7/1693
43