Address-Bit Multiprocessor Communication Format - Texas Instruments Concerto F28M35 Series Technical Reference Manual

www.ti.com
13.1.1.6.1 Sending an Address
The TXWAKE bit value is placed in the address bit. During transmission, when the SCITXBUF register
and TXWAKE are loaded into the TXSHF register and WUT respectively, TXWAKE is reset to 0 and WUT
becomes the value of the address bit of the current frame. Thus, to send an address:
1. Set the TXWAKE bit to 1 and write the appropriate address value to the SCITXBUF register.
When this address value is transferred to the TXSHF register and shifted out, its address bit is sent as
a 1. This flags the other processors on the serial link to read the address.
2. Write to SCITXBUF and TXWAKE after TXSHF and WUT are loaded. (Can be written to immediately
since both TXSHF and WUT are both double-buffered.
3. Leave the TXWAKE bit set to 0 to transmit non-address frames in the block.
NOTE: As a general rule, the address-bit format is typically used for data frames of 11 bytes or less.
This format adds one bit value (1 for an address frame, 0 for a data frame) to all data bytes
transmitted. The idle-line format is typically used for data frames of 12 bytes or more.
Figure 13-6. Address-Bit Multiprocessor Communication Format
Data format
(Pins SCIRXD, SCITXD)
Data format expanded
Start
13.1.1.7 SCI Communication Format
The SCI asynchronous communication format uses either single line (one way) or two line (two way)
communications. In this mode, the frame consists of a start bit, one to eight data bits, an optional
even/odd parity bit, and one or two stop bits (shown in
data bit.
The receiver begins operation on receipt of a valid start bit. A valid start bit is identified by four
consecutive internal SCICLK periods of zero bits as shown in
processor starts over and begins looking for another start bit.
For the bits following the start bit, the processor determines the bit value by making three samples in the
middle of the bits. These samples occur on the fourth, fifth, and sixth SCICLK periods, and bit-value
determination is on a majority (two out of three) basis.
communication format for this with a start bit showing where a majority vote is taken.
SPRUH22I – April 2012 – Revised November 2019
Submit Documentation Feedback
É É É É
É É É É É É É É
É É É É
Addr
1
First frame within
block is address
(Address bit is 1)
Address bit
LSB
Address-bit mode frame example
Copyright © 2012–2019, Texas Instruments Incorporated
É É É É É É É É
Blocks of frames
É É É É É É É É É É
É É É É É É
É É É É É É É É
Idle periods of no significance
One block
Data 0
Frame within block
(Address bit is 0)
Idle time is of
no significance
1
Parity Stop
MSB
Figure 13-7). There are eight SCICLK periods per
Figure
Figure 13-7 illustrates the asynchronous
C28 Serial Communications Interface (SCI)
Enhanced SCI Module Overview
É É É É É É É É
É É É É É É É É É É
É É É É É É
É É É É É É É É
Addr
1
Next frame is address
for next block
(Address bit is 1)
13-7. If any bit is not zero, then the
987