ST STM32G4 Series Reference Manual page 51

RM0440
Table 152. ADC1/2 - External triggers for regular channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 587
Table 153. ADC1/2 - External trigger for injected channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 588
Table 154. ADC3/4/5 - External triggers for regular channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 589
Table 155. ADC3/4/5 - External triggers for injected channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 590
Table 156. TSAR timings depending on resolution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 603
Table 157. Offset computation versus data resolution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 606
Table 158. Analog watchdog channel selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 617
Table 159. Analog watchdog 1 comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 618
Table 160. Analog watchdog 2 and 3 comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 619
Table 161. Maximum output results versus N and M (gray cells indicate truncation). . . . . . . . . . . . . 622
Table 162. Oversampler operating modes summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 627
Table 163. ADC interrupts per each ADC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 645
Table 164. DELAY bits versus ADC resolution. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 678
Table 165. ADC global register map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 680
Table 166. ADC register map and reset values for each ADC (offset=0x000
for master ADC, 0x100 for slave ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 681
Table 167. ADC register map and reset values (master and slave ADC
common registers) offset = 0x300 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683
Table 168. DAC implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 685
Table 169. DAC input/output pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 687
Table 170. DAC input/output signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 687
Table 171. Data format (case of 12-bit data) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 689
Table 172. HFSEL description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 690
Table 173. DAC1 channel trigger and sawtooth reset trigger selection . . . . . . . . . . . . . . . . . . . . . . . 691
Table 174. DAC1 sawtooth increment trigger selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 692
Table 175. DAC2 channel trigger and sawtooth reset trigger selection . . . . . . . . . . . . . . . . . . . . . . . 693
Table 176. DAC2 sawtooth increment trigger selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 693
Table 177. DAC3 channel trigger and sawtooth reset trigger selection . . . . . . . . . . . . . . . . . . . . . . . 694
Table 178. DAC3 sawtooth increment trigger selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 695
Table 179. DAC4 channel trigger and sawtooth reset trigger selection . . . . . . . . . . . . . . . . . . . . . . . 696
Table 180. DAC4 sawtooth increment trigger selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 697
Table 181. Sample and refresh timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 703
Table 182. Channel output modes summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 705
Table 183. Effect of low-power modes on DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 712
Table 184. DAC interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 712
Table 185. DAC register map and reset values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 731
Table 186. VREF buffer modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 733
Table 187. VREFBUF register map and reset values. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 735
Table 188. COMPx non-inverting input assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 737
Table 189. COMPx inverting input assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 737
Table 190. Blanking sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 739
Table 191. Comparator behavior in low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 739
Table 192. COMP register map and reset values. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 742
Table 193. Operational amplifier possible connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 745
Table 194. Operating modes and calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 753
Table 195. Effect of low-power modes on the OPAMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 755
Table 196. OPAMP register map and reset values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 786
Table 197. RNG internal input/output signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 789
Table 198. RNG interrupt requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 796
Table 199. RNG register map and reset map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 800
Table 200. HRTIM inputs/outputs summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 805
Table 201. External events mapping and associated features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 807
RM0440 Rev 1
List of tables
51/2083
56