ST STM32G4 Series Reference Manual page 3

RM0440
3.3.2
3.3.3
3.3.4
3.3.5
3.3.6
3.3.7
3.3.8
3.4 FLASH option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
3.4.1
3.4.2
3.5 FLASH memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117
3.5.1
3.5.2
3.5.3
3.5.4
3.5.5
3.5.6
3.6 FLASH interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
3.7 FLASH registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
3.7.1
3.7.2
3.7.3
3.7.4
3.7.5
3.7.6
3.7.7
3.7.8
3.7.9
3.7.10
3.7.11
3.7.12
3.7.13
3.7.14
3.7.15
3.7.16
3.7.17
Error code correction (ECC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Read access latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Adaptive real-time memory accelerator (ART Accelerator™) . . . . . . . . 96
Flash program and erase operations . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Flash main memory erase sequences . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Flash main memory programming sequences . . . . . . . . . . . . . . . . . . . 100
Read-while-write (RWW) available only in dual bank mode
(DBANK=1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Option bytes description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Option bytes programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Read protection (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Proprietary code readout protection (PCROP) . . . . . . . . . . . . . . . . . . 120
Write protection (WRP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
Securable memory area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Disabling core debug access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Forcing boot from Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Flash access control register (FLASH_ACR) . . . . . . . . . . . . . . . . . . . 125
Flash Power-down key register (FLASH_PDKEYR) . . . . . . . . . . . . . . 126
Flash key register (FLASH_KEYR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Flash option key register (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . . 127
Flash status register (FLASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Flash control register (FLASH_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Flash ECC register (FLASH_ECCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Flash option register (FLASH_OPTR) . . . . . . . . . . . . . . . . . . . . . . . . . 134
Flash PCROP1 Start address register (FLASH_PCROP1SR) . . . . . . 136
Flash PCROP1 End address register (FLASH_PCROP1ER) . . . . . . . 137
Flash Bank 1 WRP area A address register (FLASH_WRP1AR) . . . . 138
Flash Bank 1 WRP area B address register (FLASH_WRP1BR) . . . . 138
Flash PCROP2 Start address register (FLASH_PCROP2SR) . . . . . . 139
Flash PCROP2 End address register (FLASH_PCROP2ER) . . . . . . . 139
Flash Bank 2 WRP area A address register (FLASH_WRP2AR) . . . . 140
Flash Bank 2 WRP area B address register (FLASH_WRP2BR) . . . . 141
Flash Securable area bank1 register (FLASH_SEC1R) . . . . . . . . . . . 141
RM0440 Rev 1
Contents
3/2083
47