ST STM32G4 Series Reference Manual page 10

Contents
9.2.7
9.2.8
9.2.9
9.2.10
9.2.11
10 Peripherals interconnect matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 338
10.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 338
10.2 Connection summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 339
10.3 Interconnection details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 341
10.3.1
10.3.2
10.3.3
10.3.4
10.3.5
10.3.6
10.3.7
10.3.8
10.3.9
10.3.10 From system errors to timers (TIMx) and HRTIM . . . . . . . . . . . . . . . . 358
10.3.11 From timers (TIM16/TIM17) to IRTIM . . . . . . . . . . . . . . . . . . . . . . . . . 359
11 Direct memory access controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . 360
11.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 360
11.2 DMA main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 360
11.3 DMA implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 361
11.3.1
11.3.2
11.4 DMA functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 361
11.4.1
11.4.2
11.4.3
11.4.4
11.4.5
11.4.6
11.4.7
10/2083
SYSCFG CCM SRAM control and status register (SYSCFG_SCSR) . 334
SYSCFG configuration register 2 (SYSCFG_CFGR2) . . . . . . . . . . . . 335
SYSCFG CCM SRAM write protection register (SYSCFG_SWPR) . . 336
SYSCFG CCM SRAM key register (SYSCFG_SKR) . . . . . . . . . . . . . 336
SYSCFG register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 337
From timer (TIMx, HRTIM) to timer (TIMx) . . . . . . . . . . . . . . . . . . . . . 341
From timer (TIMx, HRTIM) and EXTI to ADC (ADCx) . . . . . . . . . . . . . 343
From ADC (ADCx) to timer (TIMx, HRTIM) . . . . . . . . . . . . . . . . . . . . . 345
From timer (TIMx, HRTIM) and EXTI to DAC (DACx) . . . . . . . . . . . . . 345
From HSE, LSE, LSI, HSI16, MCO, RTC to timer (TIMx) . . . . . . . . . . 346
From RTC, COMPx to low-power timer (LPTIM1) . . . . . . . . . . . . . . . . 347
From timer (TIMx) to comparators (COMPx) . . . . . . . . . . . . . . . . . . . . 348
From internal analog source to ADC (ADCx), comparator (COMPx)
and OPAMP (OPAMPx) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 348
From comparators (COMPx) to timers (TIMx, HRTIM) . . . . . . . . . . . . 352
DMA1 and DMA2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 361
DMA request mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 361
DMA block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 361
DMA pins and internal signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 363
DMA transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 363
DMA arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 364
DMA channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 364
DMA data width, alignment and endianness . . . . . . . . . . . . . . . . . . . . 369
DMA error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 370
RM0440 Rev 1
RM0440