ST STM32G4 Series Reference Manual page 19

RM0440
21.7.5
21.7.6
21.7.7
21.7.8
21.7.9
21.7.10 Dual DAC 12-bit left aligned data holding register
21.7.11 Dual DAC 8-bit right aligned data holding register
21.7.12 DAC channel1 data output register (DAC_DOR1) . . . . . . . . . . . . . . . . 722
21.7.13 DAC channel2 data output register (DAC_DOR2) . . . . . . . . . . . . . . . . 722
21.7.14 DAC status register (DAC_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 723
21.7.15 DAC calibration control register (DAC_CCR) . . . . . . . . . . . . . . . . . . . 724
21.7.16 DAC mode control register (DAC_MCR) . . . . . . . . . . . . . . . . . . . . . . . 725
21.7.17 DAC channel1 sample and hold sample time register
21.7.18 DAC channel2 sample and hold sample time register
21.7.19 DAC sample and hold time register (DAC_SHHR) . . . . . . . . . . . . . . . 727
21.7.20 DAC sample and hold refresh time register (DAC_SHRR) . . . . . . . . . 728
21.7.21 DAC channel1 sawtooth register (DAC_STR1) . . . . . . . . . . . . . . . . . . 729
21.7.22 DAC channel2 sawtooth register (DAC_STR2) . . . . . . . . . . . . . . . . . . 729
21.7.23 DAC sawtooth mode register (DAC_STMODR) . . . . . . . . . . . . . . . . . 730
21.7.24 DAC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 731
22 Voltage reference buffer (VREFBUF) . . . . . . . . . . . . . . . . . . . . . . . . . . 733
22.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 733
22.2 VREFBUF functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 733
22.3 VREFBUF registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 734
22.3.1
22.3.2
22.3.3
23 Comparator (COMP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 736
DAC channel1 8-bit right aligned data holding register
(DAC_DHR8R1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 718
DAC channel2 12-bit right aligned data holding register
(DAC_DHR12R2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 718
DAC channel2 12-bit left aligned data holding register
(DAC_DHR12L2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 719
DAC channel2 8-bit right-aligned data holding register
(DAC_DHR8R2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 719
Dual DAC 12-bit right-aligned data holding register
(DAC_DHR12RD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 720
(DAC_DHR12LD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 721
(DAC_DHR8RD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 721
(DAC_SHSR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 726
(DAC_SHSR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 727
VREFBUF control and status register (VREFBUF_CSR) . . . . . . . . . . 734
VREFBUF calibration control register (VREFBUF_CCR) . . . . . . . . . . 735
VREFBUF register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 735
RM0440 Rev 1
Contents
19/2083
47