ST STM32G4 Series Reference Manual page 15

RM0440
18.6.1
18.6.2
18.6.3
18.6.4
18.6.5
18.6.6
18.6.7
18.7 FMC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 530
19 Quad-SPI interface (QUADSPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 532
19.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 532
19.2 QUADSPI main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 532
19.3 QUADSPI functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 532
19.3.1
19.3.2
19.3.3
19.3.4
19.3.5
19.3.6
19.3.7
19.3.8
19.3.9
19.3.10 QUADSPI configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 541
19.3.11 QUADSPI usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 542
19.3.12 Sending the instruction only once . . . . . . . . . . . . . . . . . . . . . . . . . . . . 544
19.3.13 QUADSPI error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 544
19.3.14 QUADSPI busy bit and abort functionality . . . . . . . . . . . . . . . . . . . . . . 545
19.3.15 nCS behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 545
19.4 QUADSPI interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 547
19.5 QUADSPI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 548
19.5.1
19.5.2
19.5.3
19.5.4
19.5.5
19.5.6
External memory interface signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . 518
NAND Flash supported memories and transactions . . . . . . . . . . . . . . 520
Timing diagrams for NAND Flash memory . . . . . . . . . . . . . . . . . . . . . 520
NAND Flash operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 521
NAND Flash prewait functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . 522
Computation of the error correction code (ECC)
in NAND Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 523
NAND Flash controller registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 524
QUADSPI block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 532
QUADSPI pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 533
QUADSPI command sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 534
QUADSPI signal interface protocol modes . . . . . . . . . . . . . . . . . . . . . 536
QUADSPI indirect mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 538
QUADSPI status flag polling mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 539
QUADSPI memory-mapped mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 540
QUADSPI Flash memory configuration . . . . . . . . . . . . . . . . . . . . . . . . 541
QUADSPI delayed data sampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . 541
QUADSPI control register (QUADSPI_CR) . . . . . . . . . . . . . . . . . . . . . 548
QUADSPI device configuration register (QUADSPI_DCR) . . . . . . . . . 551
QUADSPI status register (QUADSPI_SR) . . . . . . . . . . . . . . . . . . . . . 552
QUADSPI flag clear register (QUADSPI_FCR) . . . . . . . . . . . . . . . . . . 553
QUADSPI data length register (QUADSPI_DLR) . . . . . . . . . . . . . . . . 553
QUADSPI communication configuration register (QUADSPI_CCR) . . 554
RM0440 Rev 1
Contents
15/2083
47