ST STM32G4 Series Reference Manual page 46

Contents
46.4.2
46.4.3
46.4.4
46.5 STM32G4 Series JTAG TAP connection . . . . . . . . . . . . . . . . . . . . . . . 2046
46.6 ID codes and locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2047
46.6.1
46.6.2
46.6.3
46.6.4
46.7 JTAG debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2049
46.8 SW debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2051
46.8.1
46.8.2
46.8.3
46.8.4
46.8.5
46.8.6
46.9 AHB-AP (AHB access port) - valid for both JTAG-DP
and SW-DP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2054
46.10 Core debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2055
46.11 Capability of the debugger host to connect under system reset . . . . . 2055
46.12 FPB (Flash patch breakpoint) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2056
46.13 DWT (data watchpoint trigger) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2056
46.14 ITM (instrumentation trace macrocell) . . . . . . . . . . . . . . . . . . . . . . . . . 2057
46.14.1 General description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2057
46.14.2 Time stamp packets, synchronization and overflow packets . . . . . . . 2057
46.15 ETM (Embedded trace macrocell) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2059
46.15.1 General description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2059
46.15.2 Signal protocol, packet types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2059
46.15.3 Main ETM registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2059
46.15.4 Configuration example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2060
46.16 MCU debug component (DBGMCU) . . . . . . . . . . . . . . . . . . . . . . . . . . 2060
46.16.1 Debug support for low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . 2060
46.16.2 Debug support for timers, RTC, watchdog and I
46.16.3 Debug MCU configuration register (DBGMCU_CR) . . . . . . . . . . . . . 2061
46.16.4 Debug MCU APB1 freeze register1(DBGMCU_APB1FZR1) . . . . . . 2062
46/2083
Flexible SWJ-DP pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2044
Internal pull-up and pull-down on JTAG pins . . . . . . . . . . . . . . . . . . . 2045
Using serial wire and releasing the unused debug pins as GPIOs . . 2046
MCU device ID code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2048
Boundary scan TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2048
®
Cortex -M4 with FPU TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2048
®
Cortex -M4 with FPU JEDEC-106 ID code . . . . . . . . . . . . . . . . . . . . 2049
SW protocol introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2051
SW protocol sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2051
SW-DP state machine (reset, idle states, ID code) . . . . . . . . . . . . . . 2052
DP and AP read/write accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2052
SW-DP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2053
SW-AP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2054
RM0440 Rev 1
RM0440
2
C . . . . . . . . . . . . . . 2061