Renesas Hitachi H8S/2194 Series Hardware Manual page 933

Table A.7 Change of Condition Code
Instruc-
tion H N
ADD
− −
ADDS
ADDX
−
AND
ANDC
− −
BAND
− −
Bcc
− −
BCLR
− −
BIAND
− −
BILD
− −
BIOR
− −
BIST
− −
BIXOR
− −
BLD
− −
BNOT
− −
BOR
− −
BSET
− −
BSR
− −
BST
− −
BTST
− −
BXOR
CLRMAC Cannot be used in this LSI.
Rev. 2.0, 11/00, page 906 of 1037
Z V C
− − −
−
0
− −
− − −
− − −
− −
− −
− −
− − −
− −
− −
− − −
− −
− − −
− − −
− − −
− −
− −
Definition
H=Sm-4⋅Dm-4+Dm-4⋅
N=Rm
⋅ ⋅ ⋅
Z=
RRRRRR
5P 5P 5
⋅
V=Sm⋅Dm⋅ +
5P 6P 'P
C=Sm⋅Dm+Dm⋅ +Sm⋅
5P
H=Sm-4⋅Dm-4+Dm-4⋅
N=Rm
⋅ ⋅
Z=Z'⋅
RRRRRR
5P 5
⋅
V=Sm⋅Dm⋅ +
5P 6P 'P
C=Sm⋅Dm+Dm⋅ +Sm⋅
5P
N=Rm
⋅ ⋅ ⋅
Z=
RRRRRR
5P 5P
Value in the bit corresponding to execution
result is stored.
No flag change when EXR.
C=C'⋅Dn
C=C'⋅
'Q
C=
'Q
C=C'+
'Q
⋅
C=C'⋅Dn+
& 'Q
C=Dn
C=C'+Dn
Z=
'Q
⋅Dn
C=C'⋅ +
'Q &
+Sm-4⋅
5P 5P
⋅Rm
5P
+Sm-4⋅
5P 5P
⋅Rm
5P
5