STMicroelectronics STM32WL5 Series Reference Manual page 38

Contents
36.6 LPUART interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1228
36.7 LPUART registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1229
36.7.1
36.7.2
36.7.3
36.7.4
36.7.5
36.7.6
36.7.7
36.7.8
36.7.9
36.7.10 LPUART receive data register (LPUART_RDR) . . . . . . . . . . . . . . . . 1250
36.7.11 LPUART transmit data register (LPUART_TDR) . . . . . . . . . . . . . . . . 1250
36.7.12 LPUART prescaler register (LPUART_PRESC) . . . . . . . . . . . . . . . . 1251
36.7.13 LPUART register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1252
37 Serial peripheral interface / integrated interchip sound (SPI/I2S) . 1254
37.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1254
37.2 SPI main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1254
37.3 I2S main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1255
37.4 SPI/I2S implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1255
37.5 SPI functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1256
37.5.1
37.5.2
37.5.3
37.5.4
37.5.5
37.5.6
37.5.7
37.5.8
37.5.9
37.5.10 SPI status flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1275
37.5.11 SPI error flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1276
37.5.12 NSS pulse mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1277
37.5.13 TI mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1277
37.5.14 CRC calculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1278
38/1450
LPUART control register 1 (LPUART_CR1) . . . . . . . . . . . . . . . . . . . 1229
LPUART control register 1 [alternate] (LPUART_CR1) . . . . . . . . . . . 1232
LPUART control register 2 (LPUART_CR2) . . . . . . . . . . . . . . . . . . . 1235
LPUART control register 3 (LPUART_CR3) . . . . . . . . . . . . . . . . . . . 1237
LPUART baud rate register (LPUART_BRR) . . . . . . . . . . . . . . . . . . 1240
LPUART request register (LPUART_RQR) . . . . . . . . . . . . . . . . . . . . 1241
LPUART interrupt and status register (LPUART_ISR) . . . . . . . . . . . 1241
LPUART interrupt and status register [alternate] (LPUART_ISR) . . . 1246
LPUART interrupt flag clear register (LPUART_ICR) . . . . . . . . . . . . 1249
General description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1256
Communications between one master and one slave . . . . . . . . . . . . 1257
Standard multislave communication . . . . . . . . . . . . . . . . . . . . . . . . . 1259
Multimaster communication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1260
Slave select (NSS) pin management . . . . . . . . . . . . . . . . . . . . . . . . . 1261
Communication formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1262
Configuration of SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1264
Procedure for enabling SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1265
Data transmission and reception procedures . . . . . . . . . . . . . . . . . . 1265
RM0453 Rev 5
RM0453