STMicroelectronics STM32WL5 Series Reference Manual page 34

Contents
32.6.10 RTC shift control register (RTC_SHIFTR) . . . . . . . . . . . . . . . . . . . . . 1019
32.6.11 RTC timestamp time register (RTC_TSTR) . . . . . . . . . . . . . . . . . . . . 1020
32.6.12 RTC timestamp date register (RTC_TSDR) . . . . . . . . . . . . . . . . . . . 1021
32.6.13 RTC timestamp sub second register (RTC_TSSSR) . . . . . . . . . . . . . 1021
32.6.14 RTC alarm A register (RTC_ALRMAR) . . . . . . . . . . . . . . . . . . . . . . . 1022
32.6.15 RTC alarm A sub second register (RTC_ALRMASSR) . . . . . . . . . . . 1023
32.6.16 RTC alarm B register (RTC_ALRMBR) . . . . . . . . . . . . . . . . . . . . . . . 1024
32.6.17 RTC alarm B sub second register (RTC_ALRMBSSR) . . . . . . . . . . . 1025
32.6.18 RTC status register (RTC_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1026
32.6.19 RTC masked interrupt status register (RTC_MISR) . . . . . . . . . . . . . 1027
32.6.20 RTC status clear register (RTC_SCR) . . . . . . . . . . . . . . . . . . . . . . . . 1028
32.6.21 RTC alarm A binary mode register (RTC_ALRABINR) . . . . . . . . . . . 1029
32.6.22 RTC alarm B binary mode register (RTC_ALRBBINR) . . . . . . . . . . . 1029
32.6.23 RTC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1030
33 Tamper and backup registers (TAMP) . . . . . . . . . . . . . . . . . . . . . . . . 1032
33.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1032
33.2 TAMP main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1032
33.3 TAMP functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1033
33.3.1
33.3.2
33.3.3
33.3.4
33.4 TAMP low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1037
33.5 TAMP interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1037
33.6 TAMP registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1038
33.6.1
33.6.2
33.6.3
33.6.4
33.6.5
33.6.6
33.6.7
33.6.8
33.6.9
33.6.10 TAMP backup x register (TAMP_BKPxR) . . . . . . . . . . . . . . . . . . . . . 1047
34/1450
TAMP block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1033
TAMP pins and internal signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1034
TAMP register write protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1035
Tamper detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1035
TAMP control register 1 (TAMP_CR1) . . . . . . . . . . . . . . . . . . . . . . . . 1038
TAMP control register 2 (TAMP_CR2) . . . . . . . . . . . . . . . . . . . . . . . . 1039
TAMP control register 3 (TAMP_CR3) . . . . . . . . . . . . . . . . . . . . . . . . 1040
TAMP filter control register (TAMP_FLTCR) . . . . . . . . . . . . . . . . . . . 1041
TAMP interrupt enable register (TAMP_IER) . . . . . . . . . . . . . . . . . . . 1042
TAMP status register (TAMP_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1043
TAMP masked interrupt status register (TAMP_MISR) . . . . . . . . . . . 1044
TAMP status clear register (TAMP_SCR) . . . . . . . . . . . . . . . . . . . . . 1045
TAMP monotonic counter register (TAMP_COUNTR) . . . . . . . . . . . . 1047
RM0453 Rev 5
RM0453